

## FPGA- BAZIRANI ON-LINE SISTEM ZA ODREDJIVANJE POZICIJE LASERSKOG SPOTA/LINIJE UNUTAR 2D SLIKE


Nebojša Šolaja, Kombinat Aluminijuma Podgorica  
 Radovan Stojanović, Elektrotehnički fakultet Podgorica  
 Nedeljko Lekić, Elektrotehnički fakultet, Podgorica

**Sadržaj** - U radu je prikazan »real-time« sistem za odredjivanje pozicije laserskog spota/linije unutar 2D slike. Rješenje je bazirano na integraciji FPGA kola i RISK mikroprocesora. Princip se svodi na hardverizaciju izračunavanja momenata drugog reda binarizovane 2D slike. Eksperimentalna provjera je pokazala visoke performanse sistema kao što su maksimalna brzina, visoka i podesiva rezolucija, minimalna dissipacija i mogućnost spajanja na sve vrste CCD kamera uključujući i jeftinije modele. U tekstu je prikazan teoretski pristup rešavanju problema, arhitektura sistema, automatizovani dizajn kao i preliminarni rezultati testiranja prototipa.

### 1.UVOD

Slika daje ogromnu količinu informacija koje se mogu iskoristiti u velikom broju praktičnih primjena. U savremenom industrijskom okruženju koje korenspondira sa robotikom i mehanotronikom potrebno je ostvariti 3D percepciju koristeći informacije ekstraktovane iz 2D slike. Aktivna triangulacija je uobičajen metod za mjerjenje udaljenosti mjernog objekta od senzora (kamere). Iz geometriskog odnosa na Slici 1 slijedi da promjena udaljenosti objekta  $dz$  prouzrokuje pomjeraj laserskog spota  $dx$  u ravni detektora (senzora kamere). Uz pretpostavku da je pojačanje sistema jednako jedinici,  $dz$  je proporcionalno sa  $dx$  prema:

$$dz = \frac{dx}{\sin \Theta} \quad (1)$$



Slika 1: Laserska triangulacija – princip


Iako je princip triangulacije poznat od ranije, tek u skorije vrijeme je počela njegova intenzivna primjena u industriji zbog ekspanzije CCD kamera, poluprovodničkih laserskih izvora i mokropresosora za obradu mjernog signala. U slučaju

primjene CCD ili CMOS kamere kao senzora potrebno je odrediti poziciju laserskog snopa u dobijenoj slici. Uobičajeno, ovaj zadatak se rešava korištenjem računara i frame grabber-a. Međutim to je relativno složen i skup pristup. Alternativa je upotreba DSP procesora [1]. Međutim, performanse i resursi takvih sistema su direktno određeni frekvencijom uzorkovanja. Na primjer za 780 odbiraka po liniji video signala pri frekvenciji odabiranja od 15 MHz neophodno je ostvariti digitalni protok od 75MIPS [4], što nije jednostavan zadatak. Pojava FPGA čipova pruža mogućnost rešavanja datog problema hardverizacijom neophodnih softverskih rutina, tj. jednačina izračunavanja. Takvo rešenje je ilustrovano u datom radu.

Rad je organizovan na sledeći način: teorijske osnove predloženog rešenja su date u Sekciji 2. Sekcija 3 ilustruje arhitekturu sistema, dok Sekciji 4 prikazuje metode FPGA-bazirane hardverizacije momenata drugog reda 2D binarne slike. Sekcija 5 prezentuje eksperimentalne rezultate dok je zaključak dat u Sekciji 6.

### 2. TEORIJSKI PRISTUP


Osyjetljenost piksela (elementa slike) na poziciji  $x, y$  se ilustruje funkcijom intenziteta  $E(x, y)$ . Kako je slika sastavljena od parnih i neparnih polu-slika to se jedna od njih može ilustrovati na Slici 2. Poluslika se sastoji od horizontalnih linija od kojih neke presjecaju "odslikani" laserski zrak.



Slika 2: Ilustracija 2D slike

Za jednu liniju "l", datu na Slici 3 (a), pozicija laserskog spota korenspodira poziciji pika, koju je potrebno odrediti za sve presječne linije u cilju nalaženja koordinata  $X_c$  i  $Y_c$ . Razvijeno je mnogo algoritama za detekciju pozicije pika unutar 2D slike. Neki od njih su: metod praga, metod traženja maksimuma, metod centra gravitacije, korelaceione tehnike,

metod prvog izvoda, Blais i Rioux-ov operator, itd. Pregled i komparacija najčešće korištenih metoda su dati u [2]. U industrijskom okruženju slika pored koristnih informacija sadrži i šum. Neki od izvora šuma [3], imaju multiplikativan efekat na signal (npr. razbacanost laserskog zraka i refleksija), drugi se superponiraju (npr. električni šum, eksterno svjetlo) ili dovode do distorzije signala (npr. aliasing, fokusiranje, treperenje). Za eliminaciju šuma se predlažu različiti algoritmi filtriranja. Popularan i jednostavan metod je jednostruka ili višestruka komparacija (binarizacija) koja za većinu primjena daje zadovoljavajuće rezultate.



Slika 3: Horizontalna linija: a) bez šuma, b) sa šumom  
c) izlaz iz komparatora nakon binarizacije.

Sa tehničkog aspekta kombinacija metoda centra gravitacije (CG) i komparacije predstavlja optimalno rješenje za većinu industrijskih aplikacija [4]. Koordinate centra spota prema CG metodi mogu se definisati kao:

$$x_c = \frac{Mx}{M}, \quad y_c = \frac{My}{M} \quad (3)$$

gdje su  $Mx$ ,  $My$  i  $M$  momenti 2D slike definisani kao:

$$Mx = \sum_{y=1}^{Y \text{ max}} \sum_{x=1}^{X \text{ max}} x E(x, y) \quad (4)$$

$$My = \sum_{y=1}^{Y \text{ max}} y \sum_{x=1}^{X \text{ max}} E(x, y) \quad (5) \quad M = \sum_{z=1}^{Z \text{ max}} \sum_{x=1}^{X \text{ max}} E(x, y) \quad (6)$$

Odgovarajućim podešavanjem praga  $p$ ,  $0 <= p <= p_{\text{max}}$ , funkcija inteziteta  $E(x, y)$  postaje:

$$E_b(x, y, p) = \begin{cases} 1, & E(x, y) \geq p \\ 0, & E(x, y) < p \end{cases} \quad (7)$$

pa momenti (4), (5) i (6) mogu biti predstavljeni kao:

$$Mx = \sum_{y=1}^{Y \text{ max}} \sum_{x=1}^{X \text{ max}} x \sum_{p=0}^{p_{\text{max}}} E_b(x, y, p) = \sum_{p=0}^{p_{\text{max}}} Mx_{\text{bin}} \quad (8)$$


$$My = \sum_{y=1}^{Y \text{ max}} y \sum_{x=1}^{X \text{ max}} \sum_{p=0}^{p_{\text{max}}} E_b(x, y, p) = \sum_{p=0}^{p_{\text{max}}} My_{\text{bin}} \quad (9)$$

$$M = \sum_{z=1}^{Z \text{ max}} \sum_{x=1}^{X \text{ max}} \sum_{p=0}^{p_{\text{max}}} E_b(x, y) = \sum_{p=0}^{p_{\text{max}}} M_{\text{bin}} \quad (10)$$

Jednačine (8), (9) i (10) pokazuju relacije izmedju momenata  $Mx$ ,  $My$  i  $M$  njihovih binarnih izraza  $Mx_{\text{bin}}$ ,  $My_{\text{bin}}$  i  $M_{\text{bin}}$ . Binarizacija značajno pojednostavljuje dizajn sistema i povećava brzinu uz zadovoljavajuću tačnost. Arhitektura i dizajn sistema koji omogućava računanje momenata slike će biti predmet sledeće sekcijs.

### 3. ARHITEKTURA SISTEMA

Slika 4 prikazuje predloženu arhitekturu sistema za izračunavanje pozicije laserskog spota unutar slike. Sastoji se od analognog kola, digitalnog FPGA kola kao i procesorskog dijela. Analogni video signal (1Vpp) se predhodno baferuje, klampuje a potom vodi na ulaz analognog komparatora koji daje funkciju  $E_b(x, y, p)$  prema softverski podešenom nivou praga  $p$ , zadatog pomoću D/A konvertora. Sinhronizacioni impulsi HSYNC, VSYNC, ODD/EVEN, BURST se dobijaju iz sinhro separatora (kolo LM1881). Izlaz iz komparatora i sinhro impulsi se vode u digitalno kolo.



Slika 4: Arhitektura sistema

Digitalno kolo (Rekonfigurabilna logika) služi za računanje jednačina momenata slike (8), (9) i (10) i realizovano je u FPGA tehnologiji. Sastoji se od dva FLEX 8K ALTERA EPF8282 kola. Sistemski klok od 8MHz koristi se za merni takt u FPGA kolima kao i pogonski klok mikrokontrolera.


Procesorsko kolo je bazirano na ATMELOv 8bitnom kontroleru opšte namjene ATMEGA8515. Procesor obavlja čitanje digitalnih vrijednosti momenata, prosto FIR filtriranje i operaciju dijeljenja, odnosno računanja  $x_c$  i  $y_c$  koordinata u slučajevima kada ono nije realizovano FPGA kolom. Takodje, prosledjuje izračunate podatke ka PC hostu korištenjem RS232 interfejsa, kao i komunikaciju sa LCD displejom.

### 4. RAČUNANJE MOMENATA POMOĆU FPGA KOLA

Programabilni čipovi kao što su FPGA predstavljaju snažnu i jeftinu alternativu DSP procesorima čak i za složenije


aritmetičke operacije. Za razliku od prvih familija, današnja FPGA kola nemaju samo veliki broj osnovnih logičkih celija, već i značajan broj memorijskih i regalarskih blokova što može značajno pomoći pri realizaciji aritmetičkih funkcija. Tako se mogu i izvršavati instrukcije visokog nivoa kao što su množenje i djeljenje korištenjem šematskog unosa ili VHDL koda. Interne memorije (RAM, DUALRAM, FIFO, itd.) se mogu koristiti za brzu interkonekciju izmedju paralelnih struktura.

U sklopu razvoja arhitekture za navedeni problem projektovali smo dvije kandidat FPGA arhitekture, čiji se blok dijagrami daju na Slici 5. U prvoj varijanti izračunavaju se momenti  $M_x$ ,  $M_y$  i  $M$  kao i koordinate  $X_c$  i  $Y_c$  prema jednačinama (8), (9) i (10).



Slika 5: FPGA arhitektura za računanje koordinata spota

Druga varijanta, prikazana na Slici 6, računa momente slike  $M_x$ ,  $M_y$  i  $M$  i ne realizuje operaciju dijeljenja već to obavlja mikroprocesor. Ovo rešenje je praktično u slučajevima kada mikroprocesor posjeduje dobre matematičke performanse i kada se upotrebljavaju jeftinija FPGA kola manjeg kapaciteta. Poznato je da realizacija složenijih računskih funkcija smanjuje broj slobodnih logičkih celija, kao i brzinu rada. Sa naše tačke gledišta najzahtjevnejše operacije su množenje i sabiranje koje se moraju izvršiti za svaki piksel slike. Množenje troši veliki broj logičkih celija i zahtjeva visoke frekvencije sistemskog kloka. Korištenjem funkcije binarne gustine redukuje se kompleksnost proračuna. Jednobitna množenja mogu biti izvršena jednostavnim logičkim gejtovima, što smanjuje potrebu za složenijim strukturama. Tako je MULT1 implementiran kao jednobitni množač, dok je MULT2 realizovan kao LPM funkcija sa različitim argumentima kao što su: širina podataka, pipeline i sl. Blokovi SUM1, SUM2, i SUM3 su kumulativni sumatori, takodje realizovani kao LPM VHDL funkcije sa promjenjivim argumentima.




Slika 6: FPGA arhitektura za izračunavanje momenata slike

U prvoj varijanti predviđeno je FPGA kolo ALTERA FLEX10 EPF10K30RC208-3. Pri tome je iskorišteno 28% I/O pinova, 75% logičkih celija. Za realizaciju logike ukupno je uopotrebljeno 182 flip-flopa.

Za računanje momenata (druga varijanta) korišten je FPGA čip ALTERA EPF8282ALC84 koji ima oko 16 000 gejtova. Za realizaciju kompletne logike su neophodna dva čipa. Iskorišteno je u prvom čipu 68% I/O pinova, 100% logičkih celija, kao i 73% I/O pinova i 88% logičkih celija u dugom čipu. Ukupno je upotrebљeno 118 flip flopova. Sistemski klok od 4MHz dozvoljava rezoluciju od 256x256 piksela (8MHz za 512x512).

Razvoj algoritma je implementiran u ALTERA MAX+Plus II razvojnog okruženju. Pri tome su korištene neke od postojećih funkcija iz raspoloživih biblioteka, dok su druge razvijene u VHDL kodu. Prije hardverske realizacije karakteristični moduli su testirani i verifikovani softverskom simulacijom. Nakon simulacije kod je prenesen na silicijumski nivo korištenjem «in-sistem» konfiguracione mogućnosti. Na Slici 7 je prikazan izgled realizovane kartice senzora za drugu kandidat arhitekturu.



Slika 7: Izgled razvijene FPGA ploče

## 5. EKSPERIMENTALNI REZULTATI


Za ispitivanje performansi sistema sa strane PC-ja razvijen je test softver u formi Visual Basic GUI-a. Brzina uzorkovanja slike se kretala od 25 do 50 frejmova. Kako je brzina razmjene podataka od sistema prema računaru redukovana sa 15MB/s do 1KB/s to je moguće implementirati dodatne algoritme kao FIR filtriranje i korekciju distorzije i grafički prikaz i to u realnom vremenu. U našem slučaju implementiran je niskopropusni filter za redukovanje uticaja

suma Buttervorthovog tipa, dok će korekcija distorzije biti predmet budućeg rada. Slika 8 ilustruje jedan od screen shotova sistema u radu, dok Slika 9 pokazuje rezultate filtriranja signala kao i uticaj opičke distorzije (vidjeti M).

Konačno, tačnost sistema je odredjena korištenjem tačkastog laserskog modula 670 nm, 3mW i monohromatske CCD kamere ( $1/3''$  senzor, CCIR 420 linija, 50Hz, 40dB S/N, 2.5 mm objektiv). Greška detekcije (nije ukućena greška optike) za klok od 4MHz i jedan nivo praga komparacije je 0.39% ( $\pm 1$  piksel) u horizontalnom i 0.35% u vertikalnom smjeru. Ostale karakteristike sistema su sumirane u Tabeli 1.

**Tabela 1.** Sumirani rezultati


Parametar	Vrijednost
Vertikalna rezoluc.	256/512
Horizontalna rez.	256/512
Tipična tačnost	( $\pm 1$ pixel)
Rezolucija komp.	3bita
S/N	40dB (sa IF filterom)
Potrošnja	100mA (bez kamere)
Brzina komunik.	115,200Bd, tip. 19,200Bd



**Slika 8:** Komunikacioni GUI, prikaz momenata

## 6. ZAKLJUČAK

U radu je opisan rekonfigurabilni sistem za određivanje pozicije laserske tačke/linije unutar 2D slike. Baziran je na FPGA čipovima koji služe za hardverizaciju izračunavanja momenata drugoga reda i 8 bitnom RISC procesoru koji obavlja prikupljanje mjernih rezultata i dodatna post-procesiranja. Ujedno, putem serijske komunikacije, sistem komunicira sa PC hostom ili industrijskom mrežom. Mogućnost dinamičke rekonfiguracije kako FPGA čipova tako i RISC procesora dozvoljava korisniku poboljšanje postojećih algoritama ili testiranje novih. Ukratko su opisani princip, arhitektura, kao i preliminarni rezultati ispitivanja predloženog sistema.



**Slika 9:** Ilustracija filtriranih signala

## LITERATURA:

- [1] Green, D.A., Blais, F., Beraldin, J.-A. and Cournoyer, L., MDSP: a modular DSP architecture for a real-time 3D laser range sensor, *Proceedings of the Electronic Imaging 2002 Conference*, San Jose, CA. January 20-25, 2002. NRC 44896.
- [2] Naidu, D. K., Fisher R. B., J.-A., A Comparative Analysis of Algorithms for Determining the Peak Position of Stripe to Sub pixel Accuracy, *Proceeding of the British Machine Vision Conference*, Glasgow, Scotland , 1991.
- [3] Blais, F., Lecavalier M., Bisson J., Real-time Processing and Validation of Optical Ranging in a Cluttered Environment, *National Research Council of Canada NRC-40147*, pp. 1066-1070.
- [4] Haug K., Pritschow G., Robust Laser stripe Sensor for Automated Weld seam tracking in Shipbuilding Industry, *Proceedings of IECON'98*, Aachen, 1998, pp. 1236..1241.

**Abstract -** In this paper the real-time system for determination of laser spot/line position inside 2D image has been presented. The solution is based on integration of FPGA chips and RISC processors. The operation principle is based on hardwareisation of calculation of second order image moments. The experimental results show the high performances of the system regarding to the speed, adjusted resolution, low power consumption. Also, the system uses low-price behind preserved performances. In the text theoretical approaches, system architecture, automated design as well as preliminary results have been elaborated.

## FPGA-BASED ON-LINE SYSTEM FOR DETERMINATION OF LASER/SPOT POSITION INSIDE 2D IMAGE

Nebojsa Solaja, Radovan Stojanovic, Nedeljko Lekić