

Vasja Jurkas
Baldomir Zajc

Fakulteta za elektrotehniko
Tržaška 25
Ljubljana

PRIMER NAČRTOVANJA INTEGRIRANIH VEZIŽ NA OSOBNIH RAČUNALNIKIH IBM PC

AN EXAMPLE OF INTEGRATED CIRCUITS DESIGN ON IBM PERSONAL COMPUTERS

POVZETEK:

Z razvojem mikroelektronike industrije in VLSI tehnologije se pojavljajo vedno nove potrebe po močnih in utinkovitih načrtovalskih orodjih. Zateleno je čimveč dela opraviti na manjših računalnikih, da so centralni računalniški sistemi čim manj obremenjeni. Načrtovalski paket GENIUS uspešno rešuje mnoge od teh problemov.

ABSTRACT:

Following the development of microelectronics industry and VLSI technologies, new powerful and efficient design tools are needed. It is tended to do the biggest part of the design work on IBM PC's instead of using more complex computer systems. GENIUS is able to solve many of your design problems.

1. UVOD

Računalniško načrtovanje integriranih vezij poteka na več nivojih. Težnja je, da bi se čim večji del načrtovanja opravil na osebnih računalnikih, šele nato pa naj se delo preseli na kakšen večji računalniški sistem.

Samo načrtovanje obsega več faz. Začne se s shematskim vnosom vezja, ki je osredajno enostavno in pregleumno. Na tej stopnji je možen tudi direkten vnos vezja v obliki tabele, ki služi za vhodni podatek v nadaljnji načrtovalski stopnjah.

Naslednja stopnja je preverjanje sheme in tvorba tabele povezav. Za vse to poskrbijo ustrezeni programi. Na tej stopnji je potrebno že tudi sestaviti vzorec za lociščno funkcionsko simulacijo vezja.

Sledi logična simulacija vezja. Tudi ta simulacija obsega več stopenj. Na najnižjem nivoju se za kontrolo opravi samo funkcionalna simulacija. Tu simulator ne upošteva nobenih fizičkih lastnosti vezja, saj simulacija služi samo za odkrivanje logičnih napak. Nato se opravi simulacija z realnejšimi časovnimi razmerami. Simulator upošteva vhodne kapacitivnosti gradnikov, izhodne impedance (load dependent delay) in prehodne čase skozi posamezne celice. Vse te podatke najde v knjižnici. Močno je tudi vstaviti različne zakasnilne faktorje, ki simulirajo domnevno povečanje kapacitivnosti zaradi kasnejše geometrije vezja. Na tej stopnji je že mogoče ugotoviti pribljen dinamičen odziv vezja. Zadnja stopnja se opravi, ko je layout vezja že narejen in poseben program izračuna in doda že kapacitivnosti povezav med celicami.

Prvim simulacijam sledi načrtovanje layouta. Ko je vezje izdelano, se najprej opravi preverjanje vezja z njegovo logično shemo in ustrezeni popravki. Na tej stopnji se integrirano vezje sestavlja že vedno v obliki simbolov. Vsak simbol je ponazorjen s škatlico, ki ima že pravilne dimenzijsne in pravilno razporejene vhodne in izhodne priključke.

Sledi izračun kapacitivnosti povezav med celicami. Nove kapacitivnosti se pristejejo kapacitivnostim vhodov in opravi se zadnja simulacija. Tudi na tej stopnji je že mogoče vstaviti ustrezen zakasnilni faktor, tako da se simulacija opravi z nekoliko rezerve.

Ko je vse to opravljeno, se vnesejo ustrezeni popravki, že je potrebno in postopek se od tista stopnje do konca ponovi. Načrtovanje do te stopnje je mogoče na osebnih računalnikih, za nadaljnje stopnje pa ima tudi IBM AT te premaj-

ne kaže vse.

Pri izdelovanju pojedinskega layouta se opravi na kakšnem vsejem zacetunalniškem sistemu. Za eneove sredstva so sedaj izdelane datoteke, program pa je sedaj operativno skatilce napoliti, z layouti posameznih celic in sestavi celotno grafeno podobo vezja.

Menzna je že drugatna postopek. Do shematskega vnosa vezja in prve simulecije je postopek enak, layout pa se nato ne sestavlja z ročnim nameščanjem posameznih celic in povezovanjem, temveč se to opravi programsko: autoplacing in autorcouting. Nadaljnji postopek je enak.

Sledi preverjanje geometrijske podobe vezja. Načrtovalska pravila natančno predpisujejo, kakšne smejo ali morajo biti razdalje med povezavami itd. Program opozori na napake, ki jih nato z ustreznim editorjem popravimo.

Zadnja stopnja je izdelava PG (pattern generator) traku. To je magnetni trak, na katerem je shranjena celotna geometrijska podoba vezja. PG trak služi kot vhodni podatek stroju za izdelavo mask.

2. PROGRAMSKI PAKET GENIUS

V nadaljevanju bo opisan programski paket GENIUS, ki se uporablja v ISKRI Mikroelektroniki v Ljubljani in se delno razvija na Fakulteti za elektrotehniko v Ljubljani.

Programski paket GENIUS omogoča vse v uvodu naštete korake razen sestavljanja dokončnega layouta za PG trak in trenutno samo ročno nameščanje in povezovanje celic pri izdelavi layouta. Paket je uporaben za načrtovanje vezij s standardnimi celicami (standard cell design) in pogojno tudi za načrtovanje ULA vezij (gate array). Pri ULA vezjih pridejo

v potek le strukture s kanali za povezovanje, pri tem pa je potrebno paziti, da so razmiki med vrstami celic pravilni, ker sam programski paket napake ne bo opazil.

V načrtu je se razvoj programov za načrtovanje ULA večji različnih struktur (tudi channelless gate array) in iskanje algoritmov za autoplacing in autorouting. Tu je potrebno opozoriti, da se postopek povezovanja poenostavi zaradi specifične zgradbe celic, ki imajo vse priključke običajno simetrično na zgornji in spodnji strani. Poleg tega pa napajanje poteka horizontalno skozi vse celice in ga je potrebno pripeljati le na zaključne celice v vsaki vrsti. Vse povezave potekajo le v navpični in vodoravni smeri in na dveh nivojih (metal + poly ali double metal), razdalja med dvema vrstama celic pa je odvisna od števila potrebnih povezav in zato ni natančno določena. Algoritmi za povezovanje so zato enostavnejši kot npr. pri risanju tiskanih vezij, saj je število pravil veliko manjše in so veliko strožja in natančnejša.

ISKRA Mikroelektronika uporablja na VAX-u AMI-jev paket ACT za načrtovanje integriranih vezij, zato morajo biti vse vhodne in izhodne datoteke GENIUS-a kompatibilne in prenosljive na VAX.

3. PRISTOP K NAČRTOVANJU INTEGRIRANEGA VEZJA


Pri vseh načinu načrtovanja integriranega vezja razen pri "full custom design" načinu je potrebno zgraditi ustrezno bazo podatkov ali knjižnico osnovnih gradnikov. Knjižnice se sestavljajo za vsak proces posebej in praviloma med seboj niso prenosljive. Knjižnice lahko vsebujejo različne podatke, možne pa so tudi različne knjižnice, ki zajemajo podatke samo iz določenega področja (npr. knjižnica shematskih simbolov, knjižnica layoutov - celic, podatki za simulacijo).

Knjižnica programskega paketa GENIUS vsebuje naslednje

predstavi:

- shematski simbol (graficna podsta, pozicije priključkov simbola za preverjanje povezav in liste voblišč),
- layout simbol (dimenzije celice, pozicije priključkov, pozicije vertikalnih prevecav),
- podatke za simulacijo (logične funkcije, kapacitivnosti vhodov in izhodov pri tri-state bufferjih, impedance izhodov v obliki zakasnitve odvisne od bremena v ns/pF in osnovne zakasnitve - intrinsic delay times),
- osnovne podatke o procesu (upornost metalov in polisilicija na dolžinsko enoto).


Prvi korak pri gradnji knjižnice je simulacija osnovnih gradnikov. Simulacija se opravi na nivoju posameznih



Slika 1 - urejevalnik knjižnic

tranzistorjev s programom SPICE. Rezultat simulacije predstavlja zadatane podatke za osnovne case zaksnitez. Celice je potrebno načrtati in nato izdelati na testnem vezju in opraviti meritve realne celice. Tako popravljeni podatki so že primerni za vnašanje v knjižnico, obenem pa imamo tudi že vse podatke o layoutu celice. Vnos podatkov in kreiranje novih simbolov je razmeroma enostaven postopek, saj za to skrbi poseben urejevalnik, ki delo s knjižnico maksimalno olajša. Slika 1 prikazuje pogled na zaslon urejevalnika v trenutku kreiranja shematskega simbola.

Shematski editor ravno tako omogoča dokaj enostaven vnos sheme vezja. Vsi programi so razdeljeni na podmenije, osnovni ukazi so na funkcijskih tipkah, v večini primerov lahko za vnašanje podatkov uporabljamo miško ali kurzorske tipke. Pri vnašanju sheme je potrebno najprej izbrati simbol, ga namestiti, nato pa je treba poimenovati izhode. Ime izhoda




Slika 2 - shematski editor

je sestavljeno iz največ štirih črk ali številk. Povezujemo lahko z miško ali s kurzorskimi tipkami. Slika 2 prikazuje del takane sheme.

Sledi preverjanje sheme (tracing) in simulacija vezja.

Močna je tudi določilna vložitev, v kateri je lahko izvedenih funkcij - skupina simulacije in simulacija z upoštevanjem vseh simulacijskih parametrov. Upris je v obliki tabele. Tudi tu sta dve možnosti, vlagat v cerkvene tabele ali pa izzipati samo listih datov. Ko vlagamo nastopi kakršna kolikor sprememba vhodnih, izhodnih ali vmesnih stanj.

Sedaj je močna že načrtovanje layouta. Vnos je podoben vnosu pri shematskem editorju. Tudi povezovanje je podobno, le da je tokrat potrebno upoštevati že tudi načrtovalska pravila. Vezje je potrebno na koncu testirati, ker sam editor ne opozarja na morebitne napake. Primer takega layouta prikazuje slika 3.



Slika 3 - Primer layouta

4. ZAKLJUČEK

Programski paket je dovolj močna načrtovalska orodja, ki prenese večji del načrtovalskega dela na osebne računalnike PC XT ali AT. Na ta način je centralni računalniški sistem

močno razbremenjen, saj je delo enako včinkovito razumljivo na osebnih računalnikih. Obenem se pojavlja možnost, da tudi druge veje elektronske industrije, ki potrebujejo svoja lastna integrirana vezja, že same sestavijo shemo in opravijo prve simulacije, kar delno razbremeni načrtovalske kapacitete mikroelektronske industrije. Delo s programskim paketom je razmeroma enostavno in ne zahteva dolgotrajnega priučevanja.

LITERATURA

- /1./ AMI Super Sceptre Design Sistem, Document No. 2nd edition, July 1986
- /2./ AMI 3u Double-metal CMOS Standard Cell Design Manual, Revision E, February 28, 1985
- /3./ L.A. Glasser, D. W. Dobberpuhl: Design and Analysis of VLSI Circuits, Eddison Wesley 1985
- /4./ R. Gregorian, G.C.Temes: Analog MOS Integrated Circuits for Signal Processing, John Wiley & Sons, Inc., 1986 ISBN 0-471-09797-7
- /5./ A. Mukherjee: Introduction to nMOS and CMOS VLSI Systems Design, Prentice-Hall 1986, ISBN 0-13-490939-9 025