

XXX JUGOSLOVENSKA KONFERENCIJA ETAN-8, HERCEG-NOVI, 2—6. JUNA 1986.

Dušan Drajić
 Grozdan Petrović
 Nenad Amodaj
 Elektrotehnički fakultet, Beograd
 Andrej Lavrič
 "Iskra" - Elektrozveze, Ljubljana
 Djuro Zrilić
 "Jožef Štefan", Ljubljana

EFIKASNA SINHRONIZACIJA KONVOLUCIONIH KODOVA S KOLIČNIKOM 1/2

ON EFFICIENT SYNCHRONIZATION OF CONVOLUTIONAL CODES WITH RATE 1/2

SADRŽAJ - U radu je prikazan efikasan postupak sinhronizacije baziran na metodi traženja pozicije pri kojoj je broj otkrivenih grešaka najmanji. Osnovna ideja je da se koristi samo jedan konvolucioni dekoder sa dvostrukim kapacitetom pomeračkih registora. Ovaj dekoder radi dvostruko većom brzinom alternirajući "se" rijiski informacione i kontrolne bite. Primena je ilustrovana za slučaj Mesijevog difuznog konvolucionog koda sa količnikom 1/2, ali se može lako proširiti i na ostale konvolucione kodove.

ABSTRACT - In this paper, an efficient synchronization method based on the trial-and-error approach is presented. The idea is to use only one convolutional decoder with a double capacity of a shift registers. The proposed decoder functions in the interleaved mode at a double speed. The method is illustrated for the case of Massey's diffuse convolutional code with rate R=1/2, but it can be easily extended to the convolutional code of any rate.


1. UVOD

Jedan od praktičnih problema koji se javlja pri zaštitnom kodovanju je sinhronizacija dekodera. Ova sinhronizacija se može uspostaviti na bazi metode pokušaja III. U normalnim uslovima verovatnoća greške je znatno ispod 0,5, pa i broj otkrivenih grešaka ima odgovarajuću manju vrednost. Ako je sinhronizacija izgubljena broj otkrivenih grešaka je neuobičajeno visok. Tako, posmatrajući izlaz dekodera na kom se indicira broj grešaka, možemo nadgledati sinhronizaciju. Obično, kada je otkriven gubitak sinhronizacije, procedura je da se pokuša njen otkrivanje na svim mogućim mestima u ulaznom nizu bita, te da se otkrije ona pozicija u kojoj nema otkrivenih grešaka, ili je njihov broj najmanji. U ovome radu se prikazuje jedna koncepcija realizacije kola za nadgled-

danje sinhronizacije bazirana na upravo opisanom pristupu za slučaj Mesijevog (Massey) difuznog konvolucionog koda sa količnikom 1/2 IZI.

2. PROBLEM SINHRONIZACIJE DEKODERA KONVOLUCIONOG KODA S KOLIČNIKOM 1/2

Na sl. 1. prikazana je opšta blok-šema sistema koji koristi konvolucioni kod s količnikom 1/2. Osnovni blokovi kodera su sam koder u užem smislu i kolo za učešljavanje. Naime, za svaki ulazni (informacioni) bit koder generiše dva izlazna bita. U slučaju sistematskog koda informacioni bit se direktno prosledjuje na izlaz, dok drugi (kontrolni) bit predstavlja rezultat odgovarajuće provere na parnost. Uloga kola za učešljavanje je da na liniju šalje naizmeničko informacione i kontrolne bite. U slučaju dekodovanja majoritetnom logikom, dekoder se sastoji od četiri celine: kola za razdvajanje, kodera, majoritetne logike i sabirača po modulu 2 za korekciju grešaka. Uloga kola za razdvajanje je da razdvoji ulazni kodovani niz na informacione i kontrolne bite. U pravilnom režimu sinhronizacije informacioni biti ulaze u koder i posle kodovanja se uporedjuju s kontrolnim bitima u majoritetnoj logici gde se i vrši otkrivanje grešaka. U slučaju da se greška otkrije na izlazu majoritetne logike se generiše impuls (logička jedinica) koji preko sabirača po modulu 2 ispravlja grešku. Kada je verovatnoća greške u granicama pouzdanog rada dekodera, praktično će biti detektovane i ispravljene sve greške. Međutim, ukoliko blok za razdvajanje bita pogrešno usmeri informacione i kontrolne bite, dekodovanje će potpuno otkazati. Na izlazu dekodera pojaviće






Slika 1. Blok-šema konvolucionog kodera i dekodera s majoritetnom logikom

se kontrolni biti dodatno "korigovani" velikim brojem "detektovanih grešaka" iz majoritetne logike. Ta nepovoljna situacije će nastupiti i kada na liniji nema uopšte grešaka. Zbog toga je od vitalne važnosti da dekoder bude pravilno sinhronizovan.

3. PRINCIP KONTROLE SINHRONIZACIJE

Generalno, postoji više načina kojima se može iskoristiti redundantnost uneta konyvolucionim kodovanjem da bi se ostvarila sinhronizacija dekodera. Prva ideja je da se koristi jedan dekoder sa odgovarajućom logikom za nadgledanje sinhronizacije. Blok za sinhronizaciju se pobudjuje impulsima sa izlaza majoritetne logike koji indiciraju pojavu grešaka. Ukoliko je učestanost pojavljivanja grešaka iznad određenog fiksног praga, zaključuje se da nema sinhronizma i vrši se promena usmeravanja informacionih i kontrolnih bita u dekoderu prema sl. 2a. Uslovno, ovaj postupak se može nazvati "rednom" sinhronizacijom. Ovu šemu karakteriše mala količina hardvera (koristi se samo jedan dekoder), no vreme sinhronizacije je relativno dugo, jer pošto se utvrdi da nema sinhronizma, potrebno je dodatno vreme da dekoder udje u stacionarni režim rada pre nego što ponovo verifikuje stanje sinhronizacije. U nekim slučajevima, kada je važno što efikasnije iskoristiti raspoloživost veze i kada zbog grešaka u paketima moramo da uvedemo veliki stepen učešljavanja I3I, prekid ritma rada dekodera može da bude značajan ograničavajući faktor. Ovaj nedostatak možemo otkloniti koristeći tzv. "paralelnu" sinhronizaciju prema sl. 2b. Kod ove realizacije koriste sve dva dekodera, pri čemu njihova kola za razdvajanje rade u protivtaktu, tj. dok se koder jednog dekodera pobudjuje "parnim" bitima, koder drugoga se pobudjuje "neparnim" bitima. Blok za sinhronizaciju u ovome slučaju nadgleda izlaze majoritetnih logika oba dekodera i preko izlaznog logičkog sklopa omogućava prolaz izlaznog signala iz onoga dekodera kod koga se na izlazu majoritetne logike dobija manji broj detektovanih grešaka. Prema tome, u okviru ovoga rešenja blok za sinhronizaciju ne deluje na kola za razdvajanje bita, već samo bira izlaz odgovarajućeg dekodera. To znači i da nema prekida u ritmu rada dekodera, tako da se ne troši dodatno vreme na uspostavljanje stacionarnosti u dekoderu u toku procesa lovljenja sinhronizacije. Na ovaj način znatno se dobija na vremenu, tj. na raspoloživosti veze. Međutim, kako se sa slike vidi, očigledno je da pri paralelnoj sinhroniza-



Slika 2. Principi sinhronizacije konvolucionog dekodera: "serijski" (a), "paralelni" (b) i modifikovani serijski (c)

ciji imamo praktično udvostrućenje hardvera. Posebno treba naglasiti da kola za razdvajanje moraju u ovome slučaju da "vode računa" o redosledu pakovanja informacionih i kontrolnih bita, tako da se pri razdvajaju parnih i neparnih bita mora izvršiti i odgovarajuće vremensku usklajivanje (kašnjenje). Na sli. 2c prikazana je jedna nova

ideja I4I za rešavanje problema sinhronizacije konvolucionog kod-a koja ima sve prednosti paralelne sinhronizacije, ali sa znatno manjim utroškom hardvera. Ovo rešenje ima samo jedan dekoder (kao kod serijske sinhronizacije, pa se može uslovno nazvati "modifikovana serijska sinhronizacija"), ali su kapaciteti pomeračkih registara i u koderu i u majoritetnoj logici dvostruko veći. Dodatno, brzina rada je takođe dva puta veća. Naime, kod ovakvog dekodera vrši se "učešljavanje" režima rada kada informacioni i kontrolni biti pravilno dolaze u dekoder i kada to nije slučaj. Na izlazu majoretne logike kod ovakvog rešenja naizmeničko se javljaju impulsi koji odgovaraju detektovanim greškama pri ispravnoj i pri neispravnoj poziciji (sinhronizaciji). Kada je pozicija ispravna, broj grešaka će biti mali, dok će u suprotnom slučaju biti znatno veći i približno konstantan. Uloga bloka za sinhronizaciju u ovome slučaju je da detektuje ritam u kojem se javlja manji broj grešaka i da sa-glasno ovome selektuje odgovarajući vremenski izlaz iz dekodera.

4. RAD BLOKA ZA SINHRONIZACIJU

Za slučaj realizacije "paralelne" sinhronizacije (sl. 2b) kao i pedložene "modifikovane serijske" (sl. 2c), blok za sinhronizaciju pobudjuje se sa dva niza impulsa, a njegov zadatak je da analizirajući ove nizove u dovoljno dugom vremenskom intervalu pravilno proceni u kojoj povorci ima manje impulsa i generiše odgovarajuće upravljačke signale. Jedno od rešenja koje se može primeniti je da se koriste dva brojača sa zajedničkim resetom. Ovo rešenje je poznato u literaturi kao ekstraktor pri statističkoj sinhronizaciji ISI. Osnovni parametar je kapacitet brojača (N). Pošetimo se da sistem radi tako što kada jedan od brojača dostigne svoj maksimalni kapacitet, generiše na svom izlazu nivo "jedan", što ukazuje na granu s većim brojem grešaka. Istovremeno, s pojavom ove "jedinice", resetuju se oba brojača. Na taj način, ukoliko je N dovoljno veliko i ukoliko su greške na kanalu statistički nezavisne, a verovatnoća greške na kanalu u razumnim granicama (pri kojima sistem uspešno radi), režim sinhronizacije će biti stabilan i pouzdan. U slučaju pojave paketa grešaka koji prevaziđa mogućnost dekodera postojaće verovatnoća lažnog alarm-a. Ova se može umanjiti ili povećanjem N ili ugradnjom dodatnog niskofrekvenčnog filtra (što se u praksi najčešće i radi), koji će ekvivalentno povećati vreme u kome se vrši statistička analiza odgovarajućih pobudnih nizova impulsa. Napo-

menimo, naravno, da napred opisani princip nije i jedini mogući. Umesto dva brojača, mogu se, na primer, koristiti i različite varijante s brojačima "dole-gore" i odgovarajućom logikom.

5. RAZMATRANJE USLOVA ZA KONTROLU SINHRONIZACIJE


Jedan od bitnih parametara o kome moramo voditi računa ako hoćemo da ostvarimo uspešnu sinhronizaciju je verovatnoća greške na kanalu (p). Kompletna teorijska analiza problema je veoma složena - pa ćemo razmatranje u ovome radu bazirati na uprošćenoj teorijskoj analizi čiju ćemo opravdanost verifikovati simulacijom na računaru. Konkretno, posmatraćemo slučaj Mesijevog difuznog koda s količnikom $1/2$ [2]. Osnovni parametar koji karakteriše ovaj kod je b - faktor učešljavanja kojim se borimo protiv paketa grešaka dužine $2xb$. Pоказује se da ovaj kod ispravlja sve jednostrukе i dvostrukе greške koje se pojave na mestima 11 bita (obuhvaćenim proverama na parnost) pod uslovom da se u zaštitnom prostoru (dužine $6xb+2$) nije pojavila više nijedna greška. Putem učešljavanja će se ovaj kod uspešno boriti protiv paketa grešaka dužine $2xb$. Prema tome, dekoder neće moći uspešno da ispravi greške, ako se na ovih 11 bita pojavilo 3 ili više grešaka (čak i ako nema grešaka u zaštitnom prostoru). U literaturi [6] pokazano je da gornja granica verovatnoće neotkrivene greške može da se u konkretnom slučaju odredi prema formuli

$$P_e \leq \sum_{i=3}^{11} \binom{11}{i} p^i (1-p)^{11-i} \quad (1)$$

gde je p verovatnoća greške na kanalu, pri čemu se prepostavlja da su greške statistički nezavisne. Kao što je poznato, na izlazu majoritetne logike pojavljuju se impulsi čiji je broj jednak broju otkrivenih grešaka. Verovatnoću pojavljivanja tih impulsa možemo približno izračunati kao apsolutnu vrednost razlike verovatnoće grešaka na kanalu i verovatnoće neotkrivenih grešaka. Imajući u vidu formulu (1) dolazimo do sledećeg izraza

$$P_M = p - P_e = [(1+9p+45p^2)(1-p)^8 - 1] \quad (2)$$

Na slici 3. data je zavisnost procene neotkrivene (preostale) greške u funkciji verovatnoće greške na kanalu. Kriva (a) došije-na je na osnovu izraza (1), a kriva (b) je simulacijom na računaru (način generisanja grešaka opisan je u I3I) uz uslov da je dekoder pravilno sinhronizovan. U slučaju da dekoder nije pravilno sinhronizovan simulacijom je dobijena kriva (c). Simulacija je



Slika 3. Verovatnoća neotkrivene greške u funkciji verovatnoće greške na kanalu

vršena za statistički nezavisne greške. Vidimo da se krive (a) i (b) dobro poklapaju pri verovatnoći greške na kanalu manjoj od 0,1. Napomenimo da su krive (b) i (c) dobijene za konkretnu vrednost parametra $b=2$. Odstupanja pri većim vrednostima p prouzrokovana su time što pri izvršenoj teorijskoj analizi nije uzeta u obzir pojava prostiranja grešaka, karakteristična za konvolucione kodove u slučaju da se pojavi veći broj grešaka od onoga koji se datim kodom može ispraviti (tj. otkriti). Potvrdu za ovakav zaključak nalazimo u činjenici da do odstupanja dolazi pri verovatnoći greške na kanalu većoj od 0,1 pri kojoj se u ukupnom zaštitnom prostoru, koji za $b=2$ iznosi 30 bita, u proseku javljaju tri pogrešna bita. Dalje neslaganje pri velikim verovatnoćama greške na kanalu (bliskim 0,5) može se tumačiti činjenicom da pri velikoj gustini grešaka majoritetna logika radi kao generator slučajnog niza, a isto tako radi i kada su zamjenjeni informacioni i kontrolni biti. Verovatnoća detektovanih grešaka se može dobiti sa dijagrama kao razlika prave (d) - tj. verovatnoće greške na kanalu - i verovatnoće otkrivenih grešaka - krivih (a), odnosno (b). Ove krive presecaju pravu (d) pri vrednosti p koja u našem slučaju iznosi približno 0,1. Do ove vrednosti dekoder unositi dobitak - tj. smanjuje broj grešaka sa kanala, a preko te vrednosti unosi dodatne greške. Brzina kojom se te greške unose dobijena simulacijom ne odgovara onoj dobijenoj teorijom, što je posledica napred pomenutog prostiranja grešaka koje pri teorijskoj analizi nije uzeto u obzir.

Sa stanovišta razmatranja problema sinhronizacije krive na sl. 3. nam ukazuju na veliku razliku verovatnoće pojavljivanja impulsa na izlazu majoritetne logike pri ispravnom i neispravnom usmeravanju informacionih i kontrolnih bita u dekoderu. To ukazuje dalje da se predloženi postupak može uspešno realizovati pri realnim uslovima rada ($p < 0,1$).

Određivanje parametra N - kapaciteta brojača - u predloženom rešenju bloka za sinhronizaciju teško je izvršiti čak i na bazi u-prošenog teorijskog modela, već je to jednostavnije učiniti simulacijom.

6. ZAKLJUČAK

U radu su razmatrani opšti postupci za sinhronizaciju dekodera konvolucionog koda s količnikom 1/2. Predložena je modifikovana varijanta "serijskog" postupka sinhronizacije koja se odlikuje time što je po brzini uspostavljanja sinhronizacije jednaka paralelnoj, zahteva znatno manji utrošak materijala, ali dekoder radi dvostruko većom brzinom. Predložena modifikacija ima i tu prednost što se može primeniti i kod kodera s drugim kodnim količnikom. U radu su takođe razmatrani i uslovi za realizaciju bloka za sinhronizaciju i pokazano je elementarnom teorijskom analizom i simulacijom na računaru, da se sinhronizacija može uspešno uspostavljati i održavati u uslovima kada je verovatnoća greške na kanalu ispod 0,1 što premašuje praktične eksploatacione zahteve.

7. LITERATURA

- I1I W. Peterson, E. Welldon, Jr.: "Error correcting codes" IInd Ed., MIT Press, Cambridge, Ma, 1972
- I2I R. Gallager: "Information theory and reliable communication", Wiley & Sons, New York, 1968
- I3I D. Drajić, G. Petrović, A. Lavrić: "Provera efikasnosti zaštitnog kodovanja u kanalima sa paketima grešaka simulacijom na računaru", XXIX Konf. ETAN-a, Niš 1985, str. IV.57-IV.64
- I4I G. Petrović, D. Drajić: "On efficient synchronization of convolutional codes", rad prijavljen za Int. symposium on Information theory, Ann Arbor 1986
- I5I G. Lukatela, D. Drajić, G. Petrović, R. Petrović: "Digitalne televizije" II izd., Gradjevinska knjiga, Beograd 1984
- I6I Shu Lin, D. Costello: "Error control coding", Prentice Hall, Englewood Cliffs, 1983