

XXII JUGOSLOVENSKA KONFERENCIJA ZA ETAN, 12.-16. JUNA 1978. ZADAR

B. Zajc, J. Furlan
 S. Amon, Ž. Gorup
 Fakulteta za elektrotehniko
 Ljubljana

REFERAT

BIPOLARNO INTEGRIRANO PROGRAMIRANO LOGIČNO POLJE


BIPOLAR INTEGRATED PROGRAMMABLE LOGIC ARRAY (PLA)

VSEBINA - Predstavljena je celica programiranega logičnega polja v bipolarni ECL tehniki, ki omogoča najhitrejše preklopne čase med vsemi bipolarnimi in še posebej v primerjavi z MOS družinami. Vsako celico v polju lahko s pomočjo krmilnega 4-bitnega kodiranega signala programiramo tako, da opravlja katerokoli izmed šestnajstih osnovnih Booleovih operacij.


ABSTRACT - A cell of programmable logic array is represented in bipolar ECL technique with advantage of the highest switching times among all bipolar and especially in comparison with the MOS families. Each of the cell in the array may be programmed by assigning control 4-bit code to assume any of the sixteen basic Boolean operations.

1.UVOD

Avtorja K. Hwang in J. Mibelli [1] sta objavila leta 1976 zasnovali programiranega logičnega polja - PLA (Programmable Logic Array) zgrajenega z matriko identičnih logičnih celic (sl. 1.a.). Vsaka celica (sl. 1.b.) ima dva vhoda X in Y, en izhod Q poleg dodatnih vhodov za izbiro njene logike v matričnem polju, njeni vrsti in stolpci, ter vhoda za ritim (tunasel). Ima pa tudi štiri pomočne vhode, na katerih je mogoče z pomočjo štirikotnega moduliranega signala programirati celico tako, da opravlja eno izmed šestnajstih osnovnih operacij (XY, XY, X+Y, X-Y, XY+YZ, XY-YZ), zatem pa eno izmed osmih operacij (XZ, XZ, X+Z, X-Z, XW+YZ, XW-YZ, XW-ZY, XW-YZ).



Sl.1.a. Programirano logično polje PLA



Sl.1.b. Celica PLA

no pa je bilo s pomočjo standardnih integriranih vezij TTL družine (74175, 7400, 7410, 7486). V primerjavi s programiranim poljem v MOS izvedbi ima bipolarna izvedba prednost zaradi hitrejših preklopov, krajšega časa dostopa in manjše zakasnitve signala preko celic, ima manjše parazitne kapacitivnosti in motilne signale pa tudi sposobnost napajanja bremen z večjimi toki. Predlagani sistem je uporaben pri gradnji asociativnih pomnilnikov, pri periodični realizaciji sekvenčnih strojev, pri izboljšavi mikroprocesorskih shem ter pri razvoju adaptivnih digitalnih sistemov.

Tako se je pokazala potreba po integraciji omenjenega sistema in odločili smo se preučiti možnosti take izvedbe. Zaradi navedenih prednosti je bila izbrana bipolarna tehnologija integriranih vezij. Celica PLA, ki jo obravnavamo je modificirana izvedba tiste, ki sta jo omenjena avtorja predlagala. Odločili smo se namreč, da naj opravlja eno izmed 16 logičnih operacij vhodnih spremenljivk X in Y. Izhodna funkcija Q, ki jo zapišemo ob pogledu na sliko 1.b, ima obliko

$$\overline{Q} = \overline{(AXY)}(\overline{BXY})(\overline{CXY})(\overline{DXY}) = \overline{AXY} + \overline{BXY} + \overline{CXY} + \overline{DXY}$$

Za razne vrednosti kodiranega signala dobi izhodna funkcija svojih 16 inačic, ki jih nakdemo v tabeli na naslednji strani.

Programska koda je prisotna istočasno na vseh celicah, vendar vpliva na posamezno celico polja šele pod vplivom signala ritma, ter signalov, ki določata vrstico in stolpec.

2. ZASNOVA ELEKTROSKEGA VEZJA CELICE PLA

Iz pogojev PLA sistema in kriterijev pri integraciji večjih sistemov (LSI) izhajajo osnovne zahteve za oblikovanje elektronskega vezja celice PLA:

- čim večja hitrost delovanja
- čim manjša poraba površine na substratu
- čim manjša poraba moči

Vseh zahtev ne moremo doseči z nobeno izmed družin integriranih vezij. Raziskali smo realizacije z ECL, TTL, I^2L in CHIL logični-


A	B	C	D		Q
0	0	0	0	1	
0	0	0	1	$\overline{XY} = X + Y$	X Y Q
0	0	1	0	$\overline{XY} = \overline{X} + \overline{Y}$	X Y Q
0	0	1	1	$\overline{XY} + XY = \overline{X}(Y + \overline{Y}) = \overline{X}$	X Y Q
0	1	0	0	$\overline{XY} = \overline{X} + Y$	X Y Q
0	1	0	1	$\overline{XY} + \overline{XY} = \overline{Y}(X + \overline{X}) = Y$	X Y Q
0	1	1	0	$\overline{XY} + \overline{XY} = X \otimes Y$	X Y Q
0	1	1	1	$\overline{XY} + \overline{XY} + \overline{XY} = \overline{X} + \overline{Y} = \overline{XY}$	X Y Q
1	0	0	0	\overline{XY}	X Y Q
1	0	0	1	$\overline{XY} + \overline{XY} = \overline{XY} + \overline{XY} = X \otimes Y$	X Y Q
1	0	1	0	$\overline{XY} + \overline{XY} = Y(X + \overline{X}) = Y$	X Y Q
1	0	1	1	$\overline{XY} + \overline{XY} + \overline{XY} = \overline{X}$	X Y Q
1	1	0	0	$\overline{XY} - XY = \overline{X}(Y + \overline{Y}) = \overline{Y}$	X Y Q
1	1	0	1	$\overline{XY} - \overline{XY} + \overline{XY} - XY = \overline{XY}$	X Y Q
1	1	1	0	$\overline{XY} - \overline{XY} + \overline{XY} = X(Y + \overline{Y}) + \overline{XY} = X + \overline{Y}$	X Y Q
1	1	1	1	$\overline{XY} - \overline{XY} + \overline{XY} + \overline{XY} = X(Y + \overline{Y}) + \overline{XY} + (\overline{XY})^2 = X$	X Y Q

mi družinami. ECL družina vredčela največje možne hitrosti delovanja, porabi pa tudi največ moči. TTL-LSI družina ima mnogo manjšo porabo moči, hitrost delovanja pa je na več kot en velikostni razred manjša. Najmanjši potreben prostor moči in zaksnurivje imajo CMOS celice, so pa le malo začetnejše od ECL družine. Najmanjša geometrijska razdaljava med celicami izvedbi s FDS in CMOS celicami pod olcenitvijo za ECL tehnike je neprivedljiv poravna hitrosti, zato opisujemo na tem mestu le realizacijo. Druge tri pa se tudi zelo zanimive in jih bomo predstavili navedi drugič.


Na sliki 3 vidimo, da sestavljajo posamezno celico PLA tri različne vrste enot:

- logični zapah (4 vrake enote) ... M2
- kontinacijska logika ... M3
- vhodna logika ... M1

Vsi tri načini se radi za istočasno delitev vseh enot celice PLA označene. Logični zapah je uporabljen na druge enote, ki nima vrednosti vrednosti.



a



b


$$Q = (\overline{A} \cdot \overline{X} \cdot \overline{Y}) \cdot (\overline{B} \cdot \overline{X} \cdot \overline{Y}) \cdot (\overline{C} \cdot \overline{X} \cdot \overline{Y}) \cdot (\overline{D} \cdot \overline{X} \cdot \overline{Y})$$

Slika 2. a) Logični diagram zapaha


b) Diagram kombinacijske logike

binarnih informacij D_A, D_B, D_C, D_D na izhodih Q_A, Q_B, Q_C, Q_D , saj se informacija prenosa, ko je prisoten taktni signal (Clock) z visokim logičnim nivojem in ostane nespremenjena tudi, ko pada taktni signal na nizek nivo. Nov zapis vhodne informacije na izhod zapaha je možen spet ko pride CL signal na visok logični položaj. Vsak zapah ima nadalje še dodatni vhod za brisanje shranjene informacije: če signal na tem vhodu povrači nizek logični nivo na izhodu, opravlja funkcijo CLEAR, če pa povzrača visok izhodni nivo, opravlja funkcijo SET. To drugo lastnost morajo zapahi imeti. Kombinacijska logika, ki predstavlja nadaljni del vezja, daje na svojem izhodu nizek logični nivo le tedaj, kadar je na vseh njenih vhodih visok nivo, zato morajo izhodi zapahov imeti po "brisaju" višok logični nivo. Zato je potrebno izvesti operacijo SET. Normalno delovanje zapaha poteka pri $SET=0$.

Sramnik je več nizkov zamenha v TTL trudnosti [2]. Vendar je lahko z učinkove pri izkoristi celici PLA, ki ustvarjajo funkcije izredno na skupaj. Njeno elektronsko verzijo je razvile in celostno sestavile



Slika 3. Elektronsko vezje celice PLA



Slika 4. Razvrstitev elementov integrirane celice PLA

ronskej vezju celice na sliki 3.

Lepo je uspela realizacija kombinacijske logike. Sedem IN in IN-NE celic na sliki 1.b je uspelo prevesti na logični diagram v sliki 2.b, ki ustreza tudi možnostim ECL tehnike. Elektronsko vezje kombinacijske logike je realizirano kot srednji pas v sliki 3.

Vhodna logika uveja signale za vrstico, stolpec in ritem v vezje celice PLA pri izbiri te celice v organiziranem matričnem polju.

3. ZAKLJUČEK

Razpolagali smo z razvitim transistorji z $f_g = 2\text{GHz}$, zato b
je pri kolektorskih uporih 220 ohmov zakasnitve signala preko
zapašev 1-2 msec. Tok glineve vege je izbran z ma im črnomernostjo
2 mA, zato bo poraba enega napajalnika z 12V. Prav tako je razvedena na
čagine vodične valovne. Vsi valovi imajo dolžino 1,5 cm, saj je odprtina
le 1,5 cm. Dopolnilo je tudi dvojni določeni vrednosti
komponent, ki jih mora imeti enako zakasnjavo na 1-2 msec.
Vsi trije valovi so zgrajeni iz 1000 ohmovih rezistorjev, zato je
potrebna ena dolga valovna linija. Če je dolžina približno 1,5 cm, pa
v članekom v celotnem zapisu je navedeno, da je potrebna

4. 1100-1200 A.D.

- [4] J. Furlan, "Výpočetní a řídicí systém pro digitální integraci vedení", nařízení MZ ČSSR č. 1467/74, 1973
 J. Furlan, B. Šrámek, B. Čajka, "Digitální integrace vedení", V. Kralík, J. Štědrý, J. Furlan, B. Šrámek, B. Čajka, "Digitální integrace vedení", nařízení MZ ČSSR č. 1467/74, 1973
 J. Furlan, B. Šrámek, B. Čajka, "Digitální integrace vedení", nařízení MZ ČSSR č. 1467/74, 1973