

Primena prediktivnih tehnoloških modela u SPICE simulaciji prstenastog oscilatora

Miloš Marjanović

Katedra za mikroelektroniku
Elektronski fakultet, Univerzitet u Nišu
Niš, Srbija
milos.marjanovic@elfak.ni.ac.rs
ORCID: 0000-0002-2230-2646

Aneta Prijić

Katedra za mikroelektroniku
Elektronski fakultet, Univerzitet u Nišu
Niš, Srbija
aneta.prijic@elfak.ni.ac.rs
ORCID: 0000-0001-9094-7967

Danijel Danković

Katedra za mikroelektroniku
Elektronski fakultet, Univerzitet u Nišu
Niš, Srbija
danijel.dankovic@elfak.ni.ac.rs
ORCID: 0000-0002-0214-2606

Zoran Prijić

Katedra za mikroelektroniku
Elektronski fakultet, Univerzitet u Nišu
Niš, Srbija
zoran.prijic@elfak.ni.ac.rs
ORCID: 0000-0002-0443-7475

Abstract— Ovaj rad prikazuje primenu prediktivnih tehnoloških modela u projektovanju prstenastih oscilatora uz korišćenje SPICE simulacija. Razmatran je rad prstenastih oscilatora sa različitim brojem invertora, sa i bez kola za dozvolu rada, implementiranih u CMOS tehnologijama (45, 32, 22, 16 nm). Izvršeno je dimenzionisanje tranzistora, a zatim je analiziran period oscilovanja u funkciji temperature i napona napajanja. Rezultati pokazuju da broj invertora, prisustvo kola za dozvolu rada i izbor naponskih i temperaturnih uslova značajno utiču na performanse oscilatora. Zaključeno je da je važno postići kompromis između frekvencije, potrošnje i složenosti dizajna prstenastog oscilatora, u zavisnosti od specifičnih zahteva primene.

Ključne reči—prstenasti oscilator, SPICE simulacija, PTM

I. UVOD

CMOS (*Complementary Metal Oxide Semiconductor*) tehnologija ostaje dominantna za projektovanje integrisanih kola i u domenu ispod 10 nm, uz velike izazove kao što su struja curenja, promene parametara u procesu proizvodnje, degradacija karakteristika komponenata usled starenja. Prediktivni tehnološki modeli (*Predictive Technology Models*- PTM) se koriste u procesu projektovanja integrisanih kola, omogućavajući inženjerima da simuliraju ponašanje elektronskih komponenti u budućim tehnološkim generacijama pre nego što one postanu dostupne [1]. Ovi modeli omogućavaju procenu performansi i pouzdanosti komponenata i kola u ranim fazama razvoja, što je od važnosti za efikasno projektovanje i smanjenje vremena potrebnog za izlazak na tržište. PTM modeli pružaju detaljne informacije o karakteristikama MOSFET tranzistora za različite tehnološke generacije, kao što su 45 nm, 22 nm, 32 nm, 16 nm i novije. PTM modeli uzimaju u obzir fizičke efekte kao što su promene parametara u procesu proizvodnje, degradacija usled starenja i uticaj naponskih promena, što omogućava preciznu simulaciju ponašanja komponenata i kola u realnim uslovima rada. Tačnost PTM modela potvrđuje se rezultatima TCAD (*Technology Computer Aided Design*) simulacija i raspoloživih eksperimentalnih podataka.

Zbog ograničenog pristupa komercijalnim SPICE modelima za napredne tehnologije, mnogi istraživači se oslanjaju na prediktivne tehnološke modele. Prvi pokušaj u razvoju prediktivnih tehnoloških modela bio je Berkli PTM (BPTM)

Ovaj rad je finansiran od strane Ministarstva za nauku, tehnološki razvoj i inovacije Republike Srbije (Ev. br. 451-03-137/2025-03/200102).

[1,2], koji je zasnovan na BSIM4 modelu i koristi empirijski dobijene parametre iz prethodnih eksperimentalnih merenja na čipovima starijih tehnoloških generacija. Iako BPTM nudi korisne modele za tehnologije od 180 nm do 45 nm, njegov empirijski pristup ograničava tačnost predviđanja. Tim sa Arizona Univerziteta predložio je novi PTM [3], koji koristi BSIM4, pri čemu je izdvojeno desetak ključnih parametara kao što su efektivna dužina kanala, debljina oksida, napon praga, nivo dopiranja oblasti kanala i pokretljivost nosilaca. Ovi parametri su najvažniji za tačno predviđanje ponašanja tranzistora izrađenih u novijim tehnologijama, ispod 45 nm. Vrednosti parametara određene su iz dostupnih industrijskih podataka i analize skaliranja. U radu [4] upoređeni su prediktivni modeli sa javno dostupnim podacima iz komercijalnih tehnoloških procesa. Zaključeno je da se komercijalne tehnologije danas znatno razlikuju od ranih verzija prediktivnih modela. Iako je Synopsys-ov 32 nm PTM atraktivan zbog prateće dokumentacije i podrške, pokazao se kao nepouzdan. Za istraživače koji žele da postignu realnu korelaciju sa savremenim komercijalnim procesima, preporučuje se korišćenje PTM-a sa Univerzitetom u Arizoni [5]. Biblioteka PTM modela uključuje i modele FinFET tranzistora, ali ti modeli nisu primenljivi u svim simulatorima električnih karakteristika, tj. u svim verzijama SPICE-a. U ovom radu biće primjenjeni prediktivni tehnološki modeli [5] u procesu projektovanja i analize kola prstenastog oscilatora, korišćenjem besplatnog softverskog alata LTspice.

II. PRSTENASTI OSCILATOR

Prstenasti oscilator (*ring oscillator*) se sastoji od zatvorene petlje neparnog broja identičnih CMOS invertora koji formiraju povratnu spregu – izlaz poslednjeg invertora vraća se na ulaz prvog, što uzrokuje oscilacije (Sl. 1). Da bi prstenasti oscilator spontano započeo oscilacije potrebno je odgovarajuće napajanje invertora V_{DD} . Kada se pojavi rastuća ivica ulaznog napona na nekom čvoru u petlji, ona prolazi kroz N invertora i vraća se kao opadajuća ivica, što predstavlja polovinu perioda oscilovanja T [6]. Period oscilovanja je:

$$T = 2 \cdot N \cdot \tau \quad (1)$$


gde je τ kašnjenje invertora. Kašnjenje invertora se smanjuje sa porastom napona napajanja V_{DD} , pa je frekvencija oscilovanja f



obrnutu srazmerna sa naponom napajanja. Prstenasti oscilator je osetljiv na šum u napajanju, jer promene u V_{DD} direktno utiču na frekvenciju izlaznog signala [6]. Ako je ukupna kapacitivnost na svakom čvoru u petlji C , prosečna snaga koju oscilator crpi iz napajanja je:

$$P \approx N \cdot f \cdot C \cdot V_{DD}^2. \quad (2)$$

U poređenju sa LC oscilatorima sa naponskom kontrolom (*Voltage Controlled Oscillator* - VCO), prstenasti oscilatori imaju prednosti kao što su mala površina na čipu, visoka integracija i višefazni izlazni signali [6].




Sl. 1 Blok dijagram prstenastog oscilatora sa neparnim brojem invertora (pinovi za napajanje V_{DD} i masu nisu prikazani) i električna šema CMOS invertora

Prstenasti oscilatori se koriste u kolima gde je potrebno generisanje stabilnog taktnog signala, kao što su RF integrisana kola, PLL (*Phase Locked Loop*) kola. U radu [7] je predstavljeno PLL kolo zasnovano na prstenastom oscilatoru sa injekcionim zaključavanjem, namenjeno za oporavak taka u svemirskim aplikacijama na frekvenciji od 3,2 GHz. Kolo je realizovano u 180 nm tehnologiji i izmerena potrošnja je 34,6 mW. Pregled ključnih aspekata dizajna PLL kola zasnovanih na naponski kontrolisanim prstenastim oscilatorima za generisanje taka u raznim aplikacijama dat je u radovima [8,9]. Prstenasti oscilatori koriste se i kao test strukture za praćenje AC karakteristika MOSFET tranzistora u okviru digitalnih CMOS kola. Merenja ovih oscilatora omogućavaju uvid u prosečno ponašanje velikog broja MOSFET-ova kao prekidača. Opis tehnike projektovanja prstenastog oscilatora prilagođenog za praćenje varijabilnosti procesa proizvodnje dat je u radu [10]. Prstenasti oscilator se može koristiti kao senzor temperature, jer njegova frekvencija oscilovanja opada sa porastom temperature usled usporavanja rada tranzistora pri višim temperaturama, tj. zbog povećanja kašnjenja τ . Cilj je postizanje što veće promene frekvencije u zavisnosti od temperature, kako bi se omogućilo precizno detektovanje i najmanjih temperaturnih promena. Primer senzora temperature zasnovanog na prstenastom oscilatoru realizovanog u 65 nm tehnologiji prikazan je u radu [11], dok je primer takvog senzora u 16 nm FinFET tehnologiji dat u radu [12]. Uvođenjem kola za dozvolu rada (AND ili NAND kolo) omogućava se aktiviranje kola samo kada je to neophodno, čime se postiže smanjenje potrošnje energije i usporava proces starenja (Sl. 2).

U radu [13] je prikazan proces projektovanja 9-stepenog prstenastog oscilatora u 45 nm tehnologiji. Kolo se napaja sa


0,7 V, ukupna potrošnja kola je $1,92 \mu\text{W}$, a postignuta frekvencija oscilovanja je 341 MHz, pri čemu je kašnjenje kroz jedan inverzor 3,234 ns. S druge strane, dizajn predstavljen u radu [14] u istoj tehnologiji ima potrošnju od $10,15 \mu\text{W}$, ali je postignuta frekvencija oscilovanja od 5,63 GHz. U cilju poređenja sa dostupnim podacima iz literature, u ovoj radu biće prikazani rezultati projektovanja prstenastog oscilatora korišćenjem SPICE simulacija i PTM modela.



Sl. 2 Blok dijagram prstenastog oscilatora sa dozvolom rada: AND kolo i neparan broj invertora; NAND kolo i paran broj invertora

III. POSTAVKA SIMULACIJE

Simulacije prstenastog oscilatora rađene su u besplatnom softverskom alatu LTspice [15]. Kola CMOS invertora, AND i NAND opisana su kao potkola, i nacrtani su odgovarajući simboli koji se koriste u glavnoj šemi simulacije. Parametri koji se menjaju u toku procesa projektovanja, kao što su napon napajanja V_{DD} , dužina L i širina kanala (W_N, W_P) tranzistora definisani su SPICE naredbom .PARAM. Treba napomenuti da je usvojeno $W_P = 2 \cdot W_N$. U svim simulacijama razmatrana je promena temperature u opsegu od -40°C do 125°C , sa korakom od 5°C , što je definisano SPICE naredbom .STEP TEMP. Kolo prstenastog oscilatora simulirano je u vremenskom domenu, u trajanju od 1 ns. Simulacije su automatizovane korišćenjem niza naredbi .MEAS sa ciljem izračunavanja širine impulsa, odnosno perioda oscilovanja. Treba napomenuti da je u SPICE simulacijama oscilatora potrebljeno postaviti početne uslove korišćenjem naredbe .IC. Izgled simulacionog okruženja prstenastog oscilatora sa NAND kolom za dozvolu rada i 2 invertora prikazan je na Sl. 3.




```
.inc C:\Program Files\LTC\LTspiceXVII\lib\sub\22nmfp.pm
.param L=22nm WN=32nm VDD=0.95 WP=2*{WN} LET1=100
.temp 27
.step param vdd 0.6 1.2 0.05
.tran 1n
.ic v(out)=0
.meas t1 when V(out)=0.5*{VDD} RISE=1
.MEAS t2 WHEN V(out)=0.5*{VDD} FALL=1
.MEAS sirina PARAM 2*(t2-t1)
```

Sl. 3 Postavka simulacije prstenastog oscilatora u programu LTspice

Za sve tranzistore u kolima invertora i NAND korišćeni su PTM modeli za tehnologiju 22 nm, specijalno podešeni za kola niske potrošnje (*Low Power - LP*) [5]. Ovaj model uključuje i efekte temperturnih i naponskih naprezanja. Model tranzistora razvijen je na Berkliju i ima oznaku BSIM4.0, a u modelskoj kartici definisan je kao nivo (*level*) 54. Pregled svih parametara modela dat je u [16]. Treba napomenuti da je u ovom radu kao referentni korišćen model za tehnologiju 22 nm, a za poređenje rezultata korišćeni su PTM modeli za tehnologije (45, 32, 16) nm.

IV. REZULTATI I DISKUSIJA


Korišćenjem PTM modela u SPICE simulaciji izvršeno je dimenzionisanje tranzistora u kolu invertora. Na Sl. 4 prikazana je zavisnost perioda oscilovanja u funkciji širine kanala NMOS tranzistora za prstenasti oscilator sa 3 invertora implementiran u 22 nm tehnologiji. Razmatran je najnepovoljniji slučaj, u kojem je dužina kanala L fiksirana na 22 nm, dok je širina kanala PMOS tranzistora dva puta veća od širine kanala NMOS-a ($W_P = 2W_N$). Najširi impuls oscilacija dobijen je kada je W_N postavljeno na 32 nm. Povećanje dimenzija tranzistora dovodi do smanjenja kašnjenja po invertoru, čime se povećava frekvencija oscilacija.



Sl. 4 Zavisnost perioda oscilovanja od širine kanala NMOS tranzistora u kolu prstenastog oscilatora sa 3 invertora


Na Sl. 5 je prikazano poređenje signalata različitih konfiguracija prstenastog oscilatora u 22 nm tehnologiji na temperaturi od 27°C. Prstenasti oscilator sa tri invertora bez kola za dozvolu rada pokazuje najvišu frekvenciju oscilovanja, jer ima najmanji broj komponenta i time najmanje ukupno kašnjenje u petlji. Dodavanjem kola za dozvolu rada- NAND kolo i 2 invertora, dolazi do smanjenja frekvencije oscilovanja usled dodatnog kašnjenja na putanji signala. Međutim, ovaj pristup doprinosi smanjenju potrošnje energije, jer omogućava uključivanje oscilatora samo kada je to potrebno, čime se povećava efikasnost i smanjuje zagrevanje. S druge strane, konfiguracija sa 15 invertora bez kola za dozvolu rada značajno smanjuje frekvenciju oscilovanja, jer veći broj invertora rezultuje većim propagacionim kašnjanjem. Ova analiza

pokazuje da je prilikom projektovanja oscilatora potrebno postići kompromis između frekvencije, potrošnje i kompleksnosti dizajna.



Sl. 5 Signal prstenastog oscilatora u funkciji vremena: a. 3 invertora bez kola za dozvolu rada, b. NAND kolo za dozvolu rada i 2 invertora, c. 15 invertora bez kola za dozvolu rada


Na Sl. 6 je prikazana temperaturna zavisnost perioda oscilovanja prstenastog oscilatora sa tri invertora u 22 nm tehnologiji. Kada se posmatra oscilator bez kola za dozvolu rada, opseg promene perioda oscilacija sa promenom temperature je znatno uži nego kod oscilatora sa kolom za dozvolu rada. U temperaturnom opsegu od -45°C do 125°C, period oscilacija za oscilator sa kolom za dozvolu rada varira od 68 ps do 392 ps, dok je za oscilator bez kola za dozvolu rada promena od 46 ps do 223 ps.



Sl. 6 Zavisnost perioda oscilovanja od temperature u kolu prstenastog oscilatora sa 3 invertora bez i sa kolom za dozvolu rada

Na Sl. 7 je prikazana zavisnost perioda oscilovanja od napona napajanja prstenastog oscilatora sa tri invertora u 22 nm tehnologiji. Napajanje višim vrednostima u odnosu na nominalni napon (0,95 V) dovodi do smanjenja perioda oscilacija. Promene napona od 0,15 V manje u odnosu na nominalni napon uzrokuju promene u periodu oscilacija do 100 ps. U tom opsegu promena napona, oscilator sa kolom za dozvolu rada generiše šire impulse, što ukazuje na veću osetljivost oscilatora na promene u naponu napajanja. S druge strane, za niže napone, rad prstenastog oscilatora kao temperaturnog senzora ne bi bio pouzdan. Takođe, oscilator sa kolom za dozvolu rada, pri naponu napajanja većem od 1,15 V, neće oscilovati, što ukazuje na ograničenja u pogledu napona napajanja.

Sl. 8 prikazuje uticaj broja invertora na period oscilovanja prstenastog oscilatora. Veći broj invertora u prstenastom oscilatoru dovodi do povećanja perioda oscilovanja. Konkretno, oscilator sa 3 invertora ima opseg promene perioda oscilovanja od 323 ps, dok oscilator sa 15 invertora ima opseg od 1062 ps, u temperaturnom opsegu od -45°C do 125°C. S druge strane, zavisnost je linearija kada se koristi manji broj invertora, što je važno za senzorske aplikacije. Međutim, da bi se postigao širi opseg promene perioda oscilovanja, potrebno je koristiti veći broj invertora, a to utiče na veću potrošnju energije i površinu na čipu.




Sl. 7 Zavisnost perioda oscilovanja od napona napajanja u kolu prstenastog oscilatora sa 3 invertora bez i sa kolom za dozvolu rada


Da bi se izvršilo poređenje dobijenih rezultata sa drugim tehnologijama na osnovu PTM modela, izvršeno je dimenzionisanje tranzistora, a rezultati su prikazani u Tabeli I. U poređenju sa referentnom tehnologijom (22 nm), prstenasti oscilator sa 3 invertora implementiran u tehnologijama sa većim tranzistorima (32 nm, 45 nm) biće manje osetljiv na promene temperature (Sl. 9). S druge strane, prstenasti oscilator implementiran u 16 nm tehnologiji pokazuje najveću promenu u periodu oscilacija u razmatranom temperaturnom opsegu, ali ta promena nije značajno veća u poređenju sa 22 nm tehnologijom.

TABELA I.
NAPON NAPAJANJA I DIMENZIJE TRANZISTORA U RAZLIČITIM TEHNOLOGIJAMA

Tehnologija	16 nm	22 nm	32 nm	45 nm
V _{DD} (V) [5]	0.9	0.95	1.0	1.1
L (nm)	16	22	32	45
W _N (nm)	26	32	32	45



Sl. 8 Zavisnost perioda oscilovanja od temperature u kolu prstenastog oscilatora sa različitim brojem invertora



Sl. 9 Zavisnost perioda oscilovanja od temperature u kolu prstenastog oscilatora za različite tehnologije

V. ZAKLJUČAK

U ovom radu prikazana je primena prediktivnih tehnoloških modela u SPICE simulacijama prstenastog oscilatora.

Razmatrani su prstenasti oscilatori sa različitim brojem invertora, sa i bez kola za dozvolu rada u tehnologijama (45, 32, 22, 16) nm. Utvrđeno je da period oscilovanja prstenastih oscilatora raste sa porastom temperature, kao i da napon napajanja značajno utiče na rad oscilatora. Kada se projektuje kolo prstenastog oscilatora potrebno je postiću kompromis između frekvencije, potrošnje i kompleksnosti dizajna, a u skladu sa željenom primenom.

LITERATURA

- [1] Y. Cao, T. Sato, M. Orshansky, D. Sylvester and C. Hu, "New paradigm of predictive MOSFET and interconnect modeling for early circuit simulation," Proceedings of the IEEE 2000 Custom Integrated Circuits Conference (Cat. No.00CH37044), Orlando, FL, USA, 2000, pp. 201-204.
- [2] BSIM Group at UC Berkeley. Dostupno na: <https://www.bsim.berkeley.edu/>
- [3] Y. Cao and W. Zhao, "Predictive Technology Model for Nano-CMOS Design Exploration," First International Conference on Nano-Networks and Workshops, Lausanne, Switzerland, 2006, pp. 1-5.
- [4] D. M. Harris, N. Wei, Z. Wang, A. Fikes, A. Thaker, "Evaluation of predictive technology models," Microelectronics Journal, vol. 80, pp. 7-17, 2018.
- [5] Predictive Technology Model (PTM). Dostupno na: <https://mec.umn.edu/ptm>
- [6] B. Razavi, "The Ring Oscillator [A Circuit for All Seasons]," IEEE Solid-State Circuits Magazine, vol. 11, no. 4, pp. 10-81, 2019.
- [7] D. Vert, M. Pignol, V. Lebre, E. Moutaye, F. Malou, and J.B. Begueret. "A 3.2 GHz Injection-Locked Ring Oscillator-Based Phase-Locked-Loop for Clock Recovery," Electronics, vol. 11, no. 21: 3590, 2022.
- [8] S. Yang, J. Yin, Y.o Liu, Z. Zhu, R. Bao, J. Lin, H. Li, Q. Li, P. I. Mak, R. P. Martins, "Ring-VCO-based phase-locked loops for clock generation – design considerations and state-of-the-art," Chip, vol. 2, no. 2, 2023.
- [9] Mriganka Gogoi, Pranab Kishore Dutta, "Design of a Four Stages VCO Using a Novel Delay Circuit for Operation in Distributed Band Frequencies", Facta Universitatis, Series: Electronics and Energetics, vol. 35, no. 4, pp. 469-482, 2022.
- [10] M. Bhushan, A. Gattiker, M. B. Ketchen and K. K. Das, "Ring oscillators for CMOS process tuning and variability control," IEEE Transactions on Semiconductor Manufacturing, vol. 19, no. 1, pp. 10-18, 2006.
- [11] N. Vinshtok-Melnik and J. Shor, "Ultra Miniature $1850 \mu\text{m}^2$ Ring Oscillator Based Temperature Sensor," IEEE Access, vol. 8, pp. 91415-91423, 2020.
- [12] Y. Lempel, R. Breuer and J. Shor, "A $700\text{-}\mu\text{m}^2$, Ring-Oscillator-Based Thermal Sensor in 16-nm FinFET," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 30, no. 2, pp. 248-252, 2022.
- [13] V. Sikarwar, N. Yadav and S. Akashe, "Design and analysis of CMOS ring oscillator using 45 nm technology," 3rd IEEE International Advance Computing Conference (IACC), Ghaziabad, India, 2013, pp. 1491-1495.
- [14] Sushil Kumar and Dr. Gurjot Kaur, "Design and performance analysis of nine stages cmos based ring oscillator," International Journal of VLSI Design & Communication Systems, vol.3, no.3, 2012.
- [15] LTspice. Dostupno na: <https://www.analog.com/en/resources/design-tools-and-calculators/ltpice-simulator.html>
- [16] BSIM4.3.0 MOSFET Model - User's Manual. Dostupno na: https://cmosedu.com/cmos1/BSIM4_manual.pdf

ABSTRACT

This paper presents the application of predictive technology models in the design of ring oscillators using SPICE simulations. The operation of ring oscillators with different numbers of inverters, with and without enable circuits, implemented in CMOS technologies (45, 32, 22, 16 nm) is considered. Transistor sizing was performed, and then the oscillation period was analyzed as a function of temperature and supply voltage. The results show that the number of inverters, the presence of the enable circuit, and the selection of voltage and temperature conditions significantly affect the oscillator's performance. It is concluded that it is important to achieve a compromise between frequency, power consumption, and design complexity of the ring oscillator, depending on the specific application requirements.

Application of Predictive Technology Models in SPICE Simulation of Ring Oscillator

Miloš Marjanović, Aneta Prijić, Danijel Danković, Zoran Prijić