

Digitalni kalibrator faznog stava 90 stepeni

1. Sanja Mandić

Katedra za električna merenja
Fakultet tehničkih nauka
Novi Sad, Srbija
sanja.mandic@uns.ac.rs

2. Dragan Pejić

Katedra za električna merenja
Fakultet tehničkih nauka
Novi Sad, Srbija
pejicdra@uns.ac.rs

3. Đorđe Novaković

Katedra za električna merenja
Fakultet tehničkih nauka
Novi Sad, Srbija
djordjenovakovic@uns.ac.rs

4. Nemanja Gazivoda

Katedra za električna merenja
Fakultet tehničkih nauka
Novi Sad, Srbija
nemanjagazivoda@uns.ac.rs

Apstrakt—U ovom radu dat je prikaz realizacije digitalnog kalibratora faznog stava od 90 stepeni baziranog na binarnom brojaču. Motivacija istraživanja proizilazi iz potrebe za testiranjem prethodno razvijenog sistema za mernje faznog stava, čiji se rad zasniva se na merenju vremenskih intervala smicanja dva signala, upotrebom tajmerskog modula mikrokontrolera. U ovakvom sistemu uočen je niz problema koji uzrokuju sistemske greške u procesu merenja, te pored metode merenja, razvijeni sistem implemetira i novu metodu za potiskivanje nastalih grešaka. Cilj istraživanja predstavljenog u ovom radu jeste razvoj sistema koji na svom izlazu daje signale čiji je fazni stav tačno i precizno realizovanih 90 stepeni, kako bi bilo moguće testiranje i kalibracija sistema za merenje faznog stava i predložene metode potiskivanja sistematskih grešaka.

Cljučne reči— Metode merenja; fazni stav; tajmerski modul; binarni brojač; digitalni kalibrator

I. UVOD

U okviru sprovedenog istraživanja opisanog u radovima [1],[2], realizovan je sistem za merenje faznog stava baziran na merenju vremenskih intervala upotrebom tajmerskih modula. Dati sistem implementiran je u svrhe vršenja tačnih i preciznih merenja faznog stava naponskog i strujnog signala sa izlaza dvokanalnog izvora. Kako bi dati dvokanalni izvor na svojim izlazima generisao prostoperiodični strujni i naponski signal, u okviru ulaznog stepena, koji predstavlja digitalni dvokanalni funkcijski generator, baziran na mikroprocesoru, neophodno je definisati karakteristike odgovarajućih talasnih oblika. Ulazni stepen dvokanalnog izvora predstavlja niskonaponski stepen, sa koga se signali dalje vode na pojačavački stepen izvora, čija je uloga da na naponskom kanalu amplitudu signala pojača sa reda nekoliko V na amplitudu reda desetina ili stotina V (naponski pojačavač), dok se na strujnom kanalu nizak naponski signal konvertuje u strujni signal amplitude reda nekoliko A (transkonduktanski pojačavač). Upravo u pojačavačkom stepenu dvokanalnog izvora dolazi do degradacije faznog stava dva signala, te je neophodno vršiti korekciju faznog stava signala generisanih u izlaznom stepenu dvokanalnog izvora. Korekcija faznog stava podrazumeva:


- 1) zadavanje poznatog faznog stava u ulaznom stepenu izvora,
- 2) merenje faznog stava signala u izlaznom stepenu izvora,
- 3) određivanje razlike izmerene i zadate vrednosti faznog stava,
- 4) vršenje korekcije vrednosti faznog stava strujnog i naponskog signala.

Dakle, vršenje korekcije faznog stava signala na izlazu dvokanalnog izvora struje i napona zahteva tačna i precizna merenja faznog stava, a predlog sistema razvijenog u ove svrhe prikazan je u daljem tekstu.

A. Predlog sistema za merenje faze baziranog na tajmerskom modulu

Kao jedna od mogućih metoda merenja faznog stava dva signala iste frekvencije izdvajaja se metoda zasnovana na merenju vremena.

Ovakve metode baziraju se na činjenici da fazni stav dva periodična signala predstavlja meru međusobnog smicanja datih signala, te da je za dva signala iste frekvencije moguće odrediti fazni stav $\Delta\Phi$ kao $\Delta\Phi = \frac{2\pi}{T} \cdot \Delta t$, gde je T perioda signala, a Δt izmereni vremenski interval između dve odgovarajuće tačke posmatranih signala. Ove tačke najčešće predstavljaju prolask signala kroz nulu. U cilju merenja vremenskog smicanja dva periodična signala predviđena je upotreba digitalnog tajmerskog modula, a kako bi ovo bilo moguće, neophodno je prilagoditi analogne prostoperiodične veličine digitalnim tajmerima, vršenjem konverzije analognih u njima odgovarajuće digitalne signale. U izvršenom istraživanju u svrhe konverzije analognih u digitalne signale upotrebljeni su komparatori, gde se na jedan od ulaza komparatora dovodi analogni prostoperiodični signal, dok se na drugi ulaz povezuje nulti potencijal. Na ovaj način na izlazu komparatora generišu se povorke četvrtki iste periode i faze kao ulazni prostoperiodični signal i ostvaruje se detekcija prolaska ulaznih prostoperiodičnih signala kroz nulu, što daje informacije neophodne za merenje vremenskog smicanja dva signala i određivanje njihovog faznog stava. Na slici 1 ilustrovan je princip generisanja željene povorke četvrtki na izlazu komparatora - u_{out} , koja odgovara ulaznom prostoperiodičnom signalu - u_{in} .




Slika 1. Konverzija prostoperiodičnog talasnog oblika u periodičnu povorku četvrtki upotrebom komparatora

U slučaju implementiranog mernog sistema postoje dva merna kanala koji odgovaraju strujnom i naponskom signalu sa izlaza dvokanalnog izvora, gde je ključni element svakog od mernih kanala komparator, zadužen za prilagođavanje analognih signala sa izlaza dvokanalnog izvora digitalnom tajmerskom modulu. Digitalni tajmerski modul zadužen je za merenje vremenskog kašnjenja Δt između strujnog i naponskog signala, a u realizovanom sistemu upotrebljen je tajmerski modul 32-bitnog mikrokontrolera. Tajmerski modul mikrokontrolera konfigurisan je za rad u *gate* modu, gde se merenja na tajmerskom modulu započinju ivicom četvrtke dobijene na izlazu komparatora za ulazni signala koji prednjači, a zaustavljaju ivicom dobijene četvrtke za signal koji kasni. Kako bi ovakav način merenja

vremenskog intervala Δt bio omogućen, na izlazu realizovanog sistema upotrebom set-reset kola generisan je impulsni signal na osnovu izlaza komparatora dva merna kanala, gde trajanje impulsa izlaznog signala odgovara upravo vremenskom smicanju ulaznih signala - Δt . Na slici 2 ilustrovani su izlazni signali komparatora naponskog kanala - s_{u_u} i strujnog kanala - s_{u_i} , u toku jedne periode, dovedeni na ulaze set-reset kola, kao i izlazni signal set-reset kola - s_{out} .

Pored merenja trajanja intervala Δt , za određivanje faznog stava dva signala potrebna je i informacija o trajanju periode ovih signala, te je upotrebljen CCP (*Capture-Compare-PWM*) modul mikrokontrolera u *capture* modu, koji daje informaciju o vremenu proteklom između dve silazne ivice signala s_{out} , odnosno, o vremenu trajanja periode signala - T (slika 2).



Slika 2. Signali na ulazu set-reset kola: s_{u_u} , s_{u_i} i izlazni signal set-reset kola: s_{out}

Važno je istaći da se u okviru opisanog sistema izdvaja niz problema koji dovode do sistematskih grešaka pri merenju faznog stava, te je pored same metode merenja u okviru mernog sistema razvijen i sistem za potiskivanje sistematskih grešaka.

Naime, uvođenjem komparatora u merni sistem javlja se problem usled napona ofseta, koji je inherentna karakteristika realnih komparatora. U okviru analize mernog sistema, ofset komparatora modelovan je kao jednosmeran napon prisutan na invertujućem ulazu komparatora, što znači da dolazi do promene referentne vrednosti, te se nasuprot željenoj detekciji prolaska ulaznog signala kroz nulu, vrši detekcija prolaska signala kroz vrednost napona ofseta, što dovodi do smicanja uzlazne ivice izlaznog signala komparatora, a time i do pogrešne informacije o tačnom vremenskom trenutku kada je potrebno započeti, odnosno, zaustaviti ciklus merenja tajmerskim modulom. Dakle, kao posledica postojanja ofseta komparatora nastaje sistematska greška pri merenju faznog stava.

Pored problema usled ofseta komparatora, neophodno je imati u vidu i prisustvo šuma u ulaznim analognim signalima. Signali razmatrani u okviru ulaza mernog sistema jesu prostoperiodični signali frekvencije 50 Hz, međutim, neophodno je uzeti u obzir niz izvora šuma, prisutnih u procesu merenja, frekvencije više od osnovnog harmonika. Posledica prisustva šuma u ulaznim analognim signalima predstavlja pojavu višestrukih uzlaznih, odnosno, silaznih ivica izlaznog signala komparatora (*bouncing*), što takođe prouzrokuje grešku u procesu

merenje vremenskih intervala tajmerskim modulima. Kako bi šum inkorporiran u korisne signale bio eliminisan, upotrebljeni su pasivni filteri propusnici niskih učestanosti prvog reda, u vidu RC člana, na dva kanala mernog sistema. Ovako filtrirani signali prosleđuju se dalje na ulaze komparatora. Dodatno, upotrebom pasivnih filtera prvog reda uvodi se fazni pomeraj u prostoperiodične signle. Ukoliko su vrednosti otpornosti i kapacitivnosti na dva kanala mernog sistema identične, filteri uvode jednak fazni pomeraj u signale na dva kanala, te se relativni fazni stav ova dva signala ne menja, međutim, u realnoj implementaciji sistema nije moguće postići identične RC komponente, što znači da se u okviru predloženog sistema javlja greška merenja usled razlike RC članova filtera na dva kanala mernog sistema.

U cilju eliminisanja sistematskih grešaka nastalih usled napona ofseta komparatora i razlike RC članova u okviru filtera neophodnih za potiskivanje šuma u ulaznim signalima sistema, predložena je nova metoda opisana u radu [1]. Predložena metoda podrazumeva da se u cilju eliminisanja greške usled ofseta komparatora u intervalima trajanja jedne periode ulaznog signala, smenjuju signali na invertujućem i neinvertujućem ulazu komparatora, gde se u okviru prve periode na neinvertujući ulaz dovodi prostoperiodični signal, a na invertujući ulaz se povezuje masa, dok se u toku naredne periode na neinvertujući ulaz povezuje masa, na invertujući ulaz dovodi se prostoperiodični signal, a izlaz komparatora se invertuje. Takođe, u cilju eliminisanja greške usled razlike RC komponentata, svake druge periode smenjuju se ulazni signali dva merna kanala - u_u i u_i , sinhronizovano sa zamenom izlaznih signala kanala - s_{u_u} i s_{u_i} . U tabeli I prikazani su željeni ulazni i izlazni signali komparatora 1 i 2 tokom četiri periode ulaznih signala, dok je blok dijagram opisanog sistema prikazan na slici 3.


Tabela I
RAZLIČITE KONFIGURACIJE ULAZA I IZLAZA KOMPATORA 1 I 2

Perioda	Komparator 1			Komparator 2		
	u_{in+}	u_{in-}	u_{out}	u_{in+}	u_{in-}	u_{2out}
1.	u_u	GND	s_{u_u}	u_i	GND	s_{u_i}
2.	GND	u_u	$\overline{s_{u_u}}$	GND	u_i	$\overline{s_{u_i}}$
3.	u_i	GND	s_{u_i}	u_u	GND	s_{u_u}
4.	GND	u_i	$\overline{s_{u_i}}$	GND	u_u	$\overline{s_{u_u}}$

Postupci smenjivanja signala realizovani su upotrebom odgovarajućih prekidačkih elemenata (PR_i), koji su kontrolisani upravljačkim signalima generisanim sa mikrokontrolera - CLK i CLK' (slika 3). Kontrolni signali prekidačkih elemenata predstavljaju povorke četvrtki generisane na izlaznim pinovima mikrokontrolera. Zamena signala na invertujućem i neinvertujućem ulazu komparatora u cilju minimizacije greške usled napona ofseta komparatora vrši se pomoću analognih prekidača PR2 i PR3, sinhronizovano sa invertovanjem izlaza komparatora (PR4, PR5), svake periode ulaznih signala, te je neophodno generisati kontrolni signal CLK', takav da je njegova frekvencija dva puta manja u odnosu na frekvenciju ulaznih signala. U cilju minimizacije greške usled razlike RC komponentata na strujnom i naponskom kanalu, ulazni i izlazni signali dva merna kanala smenjuju se na svake dve periode, upotrebom analognog prekidača PR1 na ulazu sistema, i multiplexera PR6 na izlazu sistema. Kontrolni signal prekidačkih elemenata PR1 i PR6 označen je kao CLK i njegova frekvencija je dva puta manja u odnosu na kontrolni signal CLK'.


B. Eksperimentalna postavka i rezultati

Merenja faznog stava upotrebom opisanog sistema vršena su za signale generisane na Siglent SDG1025 funkcijskom generatoru [3], kao i na Omicron CMC 256plus univerzalnom kalibratoru [4]. Na ulaze mernog sistema dovedena su dva prostoperiodična signala,



Slika 3. Blok dijagram sistema za realizaciju predložene metode eliminisanja sistematskih grešaka

frekvencije 50 Hz, amplitude 4 Vpp, gde je fazni stav variran u koracima od $0,01^\circ$, od $89,95^\circ$ do $90,05^\circ$. Potrebno je imati u vidu da su pri radu sa Siglent SDG1025 funkcijskim generatorom, zadate vrednosti faznog stava u koracima manjim od stvarne rezolucije uređaja. Za definisane ulazne signale, realizovane su četiri moguće konfiguracije prikazane u tabeli I, a za svaku od konfiguracija merenja su ponovljena u 100 tačaka. Tajmerskim modulom mikrokontrolera mereno je vremensko smicanje Δt , dok je CCP modulom mikrokontrolera merena perioda signala T , kako bi konačno bio dobijen izmereni fazni stav, kao srednja vrednost četiri moguće konfiguracije, za 100 ponavljanja. Na slici 4 prikazani su rezultati merenja za ulazne signale generisane na Siglent SDG1025 i Omicron CMC 256plus izvoru.



Slika 4. Razlika izmerene i zadate vrednosti faznog stava u odnosu na različite fazne stavove signala zadate na ulazu mernog sistema

Grafik prikazan na slici 4 ilustruje odstupanja izmerene vrednosti faznog stava na izlazu sistema - Φ_{AVG} , od faznog stava zadatog na odgovarajućem izvoru. Dodatno, na grafiku su prikazani opsezi u kojima se kreću izmerene vrednosti faznog stava u odnosu na Φ_{AVG} . Analizom rezultata moguće je uočiti odstupanja izmerenih od zadatih vrednosti za Siglent SDG1025 funkcijski generator od $0,001^\circ$ do $-0,016^\circ$, i za Omicron CMC 256plus od $0,001^\circ$ do $0,022^\circ$.


Kako bi se postigli bolji rezultati merenja faze upotrebom opisanog mernog sistema i izbegle greške nastale usled nedostataka navedenih uređaja, razvijen je sistem koji predstavlja digitalni kalibrator faznog stava 90 stepeni (DKFS90S), čiji je opis dat u narednim poglavljima.

II. PRINCIP RADA DIGITALNOG KALIBRATORA FAZNOSTAVA 90 STEPENI

Cilj realizacije digitalnog kalibratora faznog stava prikazanog u ovom radu jeste postizanje visoke tačnosti i preciznosti u ostvarivanju faznog stava od 90 stepeni, uz primenu minimalnog broja elektronskih kola. Osnovu ovakvog sistema predstavlja binarni brojač, čija se vrednost inkrementira na svaku silaznu ivicu ulaznog signala takta. Ukoliko se posmatra signal na prvom izlazu binarnog brojača $Q0$, moguće je uočiti da je njegova frekvencija dva puta manja u odnosu na frekvenciju taktnog signala. Signal na narednom izlazu binarnog brojača $Q1$, frekvencije je dva puta manje u odnosu na signal na izlazu $Q0$. Kako bi bio ostvaren fazni stav od 90° na izlazu kola u odnosu na signal na izlazu brojača $Q1$, generisan je dodatni signal upotrebom eks-ili logike. Naime, signali sa izlaza $Q0$ i $Q1$ binarnog brojača dovode se na ulaz eks-ili kola, koje na izlazu daje logičku 1 kada su ulazi različiti, a logičku 0 kada su vrednosti ulaza jednake. Na ovaj način dobija se signal $Q0 \oplus Q1$, koji prednjači za tačno 90° u odnosu na signal sa $Q1$ izlaza binarnog brojača. Kako bi bio dobijen signal koji kasni za 90° u odnosu na $Q1$, potrebno je invertovati signal $Q0 \oplus Q1$, tako što se izlaz prvog eks-ili kola povezuje na naredno eks-ili kolo, na čiji se drugi ulaz povezuje visok naponski nivo V_{CC} . Vršanjem eks-ili operacije nad signalom $Q0 \oplus Q1$ i logičkom 1, dobija se signal $Q0 \oplus Q1$, koji je smaknut za $+90^\circ$ u odnosu na signal $Q1$. Takođe, u okviru sistema moguća je i realizacija faznog stava izlaznih signala od -90° , ukoliko se na izlazu sistema posmatra fazni stav između signala $Q1$ i $Q0 \oplus Q1$. Ovo je u okviru sistema realizovano povezivanjem signala $Q0 \oplus Q1$ na jedan od ulaza drugog eks-ili kola, i mase na drugi ulaz. Na ovaj način izlazni signal drugog eks-ili kola odgovara signalu $Q0 \oplus Q1$, gde je fazni stav na izlazu sistema upravo -90° . Dakle, dodavanjem prekidača na jedan od ulaza drugog eks-ili kola, čime se omogućava opcija povezivanja ovog ulaza na napon napajanja ili na potencijal nule postiže se mogućnost ostvarivanja kalibratora faznog stava $+90^\circ$ i -90° , redom. Slika 5 ilustruje signale na $Q0$ i $Q1$ izlazima binarnog brojača, signal na izlazu prvog eks-ili kola $Q0 \oplus Q1$, kao i izlazni signal sistema OUT , u zavisnosti od položaja prekidača 1 i 2.


Pri analizi kola potrebno je imati u vidu vreme propagacije signala kroz kola, koje može uticati na konačan rezultat. Kako vreme propagacije signala kroz kola ne bi uticalo na konačne izlazne signale, signal $Q1$ prosleđuje se na jedno eks-ili kolo, na čiji je drugi ulaz povezana masa, a izlazni signal ovog eks-ili kola vodi se na jedan od ulaza narednog kola, na čiji je drugi ulaz takođe povezana masa. Na ovaj način signal $Q1$, koji se posmatra na izlazu sistema, ostaje nepromenjen, ali prolazi kroz jednak broj kola kao i drugi izlazni

signal sistema, čime se njihovo kašnjenje usled vremena propagacije izjednačava.



Slika 5. Signali u okviru digitalnog kalibratora faznog stava 90 stepeni


Na slici 6 ilustrovan je princip povezivanja eks-ili kola u okviru digitalnog kalibratora faznog stava 90 stepeni.



Slika 6. Principijelna šema digitalnog kalibratora faznog stava 90 stepeni

III. HARDVERSKA IMPLEMENTACIJA DIGITALNOG KALIBRATORA FAZNOG STAVA 90 STEPENI

Šema razvijenog digitalnog kalibratora faznog stava 90 stepeni prikazana je na slici 7. Ključni element sistema predstavlja binarni brojač, u ovom slučaju integrisano kolo CD4040BE [5]. Integrisano kolo CD4040BE je 12-bitni binarni brojač, izrađen u CMOS tehnologiji, sa radnim naponom u opsegu od 3 V do 15 V. Na pin označen kao CLK dovodi se spoljašnji taktni signal, a vrednost brojača uvećava se za jedan na svaku silaznu ivicu ovog ulaznog impulsa. Maksimalna frekvencija takta CD4040BE kola je 1 MHz. Pin RESET omogućava resetovanje vrednosti brojača na 0, kada je na njega povezan visok naponski nivo, te je ovaj pin povezan na nizak naponski nivo, kako kolo ne bi bilo u reset stanju.



Slika 7. Električna šema digitalnog kalibratora faznog stava 90 stepeni

Kako bi fazni stav signala na izlazu sistema od 90 stepeni bio ostvaren na prethodno opisan način, neophodna je upotreba eks-ili logičkih kola. U okviru DKFS90S upotrebljeno je integrisano kolo HCF4070BE [6], koje sadrži četiri eks-ili logičke kapije. Izlazi binarnog brojača koji se koriste u okviru digitalnog kalibratora faznog stava 90 stepeni su izlazi Q0 i Q1, te se oni vode na ulaze A eks-ili kola u okviru čipa HCF4070BE. Izlaz eks-ili kola A dovodi se na ulaz narednog eks-ili kola - B, čiji drugi ulaz ima mogućnost povezivanja na masu ili visoka naponski nivo, u ovom slučaju 5 V, upotrebom kratkospojnika. Opcija povezivanja jednog od ulaza eks-ili kola na 5 V ili na GND omogućava realizaciju faznog stava izlaznih signala kalibratora od $+90^\circ$ i -90° . Izlaz eks-ili kola B jedan je od izlaznih signala sistema DKFS90S, te se on vodi dalje, na izlazni terminal sa zavrtanjima. U sistem se uvode dva dodatna eks-ili kola kako bi se postiglo izjednačavanje kašnjenja dva izlazna signala sistema, usled vremena propagacije kroz integrisana kola. Dakle, izlaz Q1 binarnog brojača vodi se na jedan ulaz eks-ili kola C, na čiji drugi ulaz se povezuje masa, te se izlazni signal ovog eks-ili kola vodi na jedan od ulaza eks-ili kola D, na čiji je drugi ulaz takođe povezana masa. Ovakav signal Q1, nakon prolaska kroz dva dodatna eks-ili kola posmatra se kao drugi izlazni signal sistema i vodi se na izlazni terminal sa zavrtanjima.

Napajanje sistema dovodi se spolja, upotrebom terminala sa zavrtanjima, uz dodatne polarisane *decoupling* kondenzatore kapacitivnosti $100 \mu\text{F}$, kao i antiparalelne zaštitne diode 1N4007, za slučaj pogrešnog povezivanja napajanja. Dodatno, na pinove za napajanje svih integrisanih kola povezani su, ka masi, *decoupling* kondenzatori kapacitivnosti 100 nF . Važno je napomenuti da su integrisana kola upotrebljena u prikazanom sistemu izrađena u starijoj CMOS tehnologiji, što je omogućilo upotrebu bipolarnog napajanja kola na $\pm 5 \text{ V}$, kako bi se dobili signali simetrični oko 0 V, pogodni za dalji rad sa sistemom za merenje faznog stava.

IV. REZULTATI MERENJA

Za prethodno razvijen sistem za merenje faznog stava i potiskivanje sistematskih grešaka, baziran na tajmerskom modulu mikrokon-

trolera, vršena su merenja faznog stava od 90 stepeni za signale sa tri razmatrana izvora - Siglent SDG1025, Omicron CMC 256plus i opisani digitalni kalibrator faznog stava 90 stepeni (DKFS90S). Sa izvora Siglent SDG1025 i Omicron CMC 256plus generisani su prostoperiodični signali frekvencije 50 Hz, međusobno smaknuti za 90 stepeni, a ovakvi signali dovedeni su na ulaze sistema za merenje faznog stava kao u_u i u_i . Sa razvijenog sistema DKFS90S, na sistem za merenje faznog stava, dovedeni su signali $Q1$ i OUT . Izlazni signali DKFS90S dobijeni su na osnovu takta generisanog sa Tektronix AFG3101C funkcijskog generatora [7], gde taktni signal predstavlja povorku impulsa frekvencije 200 Hz, čime se postiže frekvencija signala $Q0$ na izlazu binarnog brojača od 100 Hz, odnosno frekvencija signala $Q1$ od 50 Hz. Postupak merenja podrazumeva generisanje signala sa odgovarajućeg izvora, te snimanje izlaza sistema za merenje faznog stava za četiri moguće konfiguracije signala, definisane u odnosu na položaje prekidačkih elemenata u okviru sistema, sa sto ponavljanja. Na izlazu sistema meren je fazni stav upotrebom PIC32MZ2048EFH144 mikrokontrolera [8], tako što je merena perioda T izlaznog signala i vremensko trajanje smicanja dva signala Δt , te je fazni stav izračunat kao $\Delta\Phi = \frac{2\pi}{T}\Delta t$. Za svaki set merenja dobijeni izmereni fazni stav posmatra se kao srednja vrednost faznog stava izmerenog u četiri konfiguracije sistema. Konačan rezultat Φ_{sr} , dobija se kao srednja vrednost rezultata za 100 merenja. U tabeli II prikazani su rezultati merenja faznog stava za zadati fazni stav od 90 stepeni na navedenim izvorima ulaznih signala sistema. Moguće je učiti standardnu devijaciju oko 33 puta manju za DKFS90S u odnosu na Siglent SDG1025, odnosno, oko 96 puta manju u odnosu na Omicron CMC 256plus. Opseg u kome se rezultati merenja faznog stava 90 stepeni kreću oko Φ_{sr} je 40 puta manji za DKFS90S u odnosu na Siglent SDG1025 i 114 puta manji u odnosu na Omicron CMC 256plus.

Tabela II

REZULTATI MERENJA FAZNOSTAVA ZA RAZLIČITE IZVORE ULAZNIH SIGNALA SISTEMA

Uređaj	Φ_{sr} (°)	Φ_{stDev} (°)	Φ_{opseg} (°)
Siglent SDG1025	90,0048	0,00087	0,0040
Omicron CMC 256plus	90,0073	0,00261	0,0114
DKFS90S	90,0007	0,00003	0,0001

U narednim koracima vršena su merenja nad signalima generisanim sa DKFS90S gde je sistem konfigurisan tako da daje fazni stav od $+90^\circ$ i -90° izlaznog signala OUT prema izlaznom signalu $Q1$. Signal $Q1$ razmatran je u tri moguće tačke: izlaz binarnog brojača - $Q1$, usporen prvim eks-ili kolom - $Q1'$, usporen drugim eks-ili kolom - $Q1''$. Kako sistem za merenje faznog stava baziran na tajmerskom modulu ne može da detektuje znak faznog stava, u idealnom slučaju zbir rezultata merenja za zadati fazni stav od $+90^\circ$ i -90° bi trebalo da bude 180° , te odstupanje od 180° predstavlja meru neidealnog rada metode digitalnog kalibratora faznog stava. U tabeli III prikazani su rezultati merenja dobijeni za izlazne signale DKFS90S za fazni stav $+90^\circ$ i fazni stav -90° , za tri moguće tačke posmatranja signala $Q1$.

Tabela III


REZULTATI MERENJA FAZNOSTAVA OSTVARENOG SA DKFS90S ZA $+90^\circ$ I -90°

Konfiguracija Q1	Φ_{+90} (°)	Φ_{-90} (°)	$(\Phi_{+90} + \Phi_{-90})$ (°)
$Q1$	89,99520	90,00507	180,00027
$Q1'$	90,00020	90,00012	180,00032
$Q1''$	90,00066	89,99964	180,00030

U posmatrana tri slučaja dobijeno je odstupanje od 0,27 milistepeni

do 0,32 milistepena, pri čemu je standardna devijacija rezultata merenja manja od 0,03 milistepena. Dodatno, određeno je kašnjenje eks-ili kola i dobijene su vrednosti od oko 270 ns za prvo kolo, odnosno 26 ns za drugo kolo.

Merenja su takođe vršena za različite frekvencije izlaznih signala DKFS90S, gde je su posmatrane frekvencije 25 Hz, 50 Hz i 100 Hz. Merenja su vršena sa signalom $Q1'$ ($Q1$ usporen jednim kolom), kako je ova konfiguracija u prethodnom setu merenja dala izmerene rezultate faznog stava najpribližnije zadatom faznom stavu. Na slici 8 prikazana je standardna devijacija izmerenog faznog stava za zadati fazni stav od $+90^\circ$, za različite frekvencije signala, odakle je moguće uočiti приметно povećanje rasipanja sa porastom frekvencije signala.



Slika 8. Standardna devijacija rezultata merenja za različite frekvencije signala

V. ZAKLJUČAK

Razvijeni sistem za merenje faznog stava zasnovan na merenju vremena daje veoma dobre rezultate i pokazuje izuzetnu efikasnost u eliminaciji sistematskih grešaka nastalih usled uočenih problema, međutim, u procesu merenja uočavaju se određene greške nastale usled ograničenja samih izvora ulaznih signala sistema. U cilju testiranja sistema neophodna je mogućnost zadavanja faznog stava na ulazu sistema sa što većom tačnošću i preciznošću, što je upravo motivacija za razvijanjem sistem koji predstavlja digitalni kalibrator faznog stava. Razvijeni sistem opisan u radu predstavlja digitalni kalibrator faznog stava od 90 stepeni i u okviru rada dato je poređenje rezultata dobijenih pri merenju faznog stava nad signalima dobijenim sa novog digitalnog kalibratora, kao i sa Siglent SDG1025 i Omicron CMC 256plus izvora. Merenja u slučaju digitalnog kalibratora faznog stava 90 stepeni pokazuju značajno bolje rezultate u odnosu na preostale navedene uređaje, gde je odstupanje izmerene od zadate vrednosti oko 7, odnosno 10 puta manje za DKFS90S u odnosu na Siglent SDG1025 i Omicron CMC 256plus, redom. U okviru razvijenog sistema razmatrana su kašnjenja koja se uvode u signale usled vremena propagacije kroz digitalna kola, te je uočeno postojanje kašnjenja koje je vremenski konstantno. Merenja su vršena na signalima različitih frekvencija, a uočen je porast rasipanja rezultata sa porastom frekvencije signala na izlazu DKFS90S. Dodatno, digitalni kalibrator faznog stava 90 stepeni realizovan je upotrebom jednog binarnog brojača i četiri eks-ili kola, te pored izuzetnih rezultata postignutih upotrebom ovog uređaja, prednost jeste i potreba za malim brojem integrisanih kola i jednostavnost sistema.

ZAHVALNICA

Ovo istraživanje je podržano od strane Ministarstva nauke, tehnološkog razvoja i inovacija (br. ugovora: 451-03-137/2025-03/200156) i Fakulteta tehničkih nauka Univerziteta u Novom Sadu kroz projekat "Naučnoistraživački i umetničkoistraživački rad istraživača u nastavnim i saradničkim zvanjima Fakulteta tehničkih nauka Univerziteta u Novom Sadu 2025" (br: 01-50/295).

LITERATURA

- [1] Sanja Mandić, Marjan Urekar, Đorđe Novaković i Dragan Pejić, "Sistem za merenje faznog stava zasnovan na tajmerskim metodama", LXVII konferencija ETRAN, Istočno Sarajevo, Bosna i Hercegovina, 5 - 8. jun 2023.
- [2] Sanja Mandić, Đorđe Novaković i Dragan Pejić, "Implementacija sistema za merenje faznog stava prostoperiodičnih signala upotrebom tajmerskih modula", LXVIII konferencija ETRAN, Niš, Republika Srbija, 3 - 6. jun 2024.
- [3] Siglent Technologies. *SDG1025: 25 MHz dual-channel function/arbitrary waveform generator datasheet*. Siglent Technologies. Dostupno na: <https://www.siglentamerica.com/wp-content/uploads/2021/06/SDG1025-Datasheet.pdf>
- [4] OMICRON electronics. *CMC 256plus: High-precision calibration and measurement device datasheet*. OMICRON electronics. Dostupno na: https://www.omicronenergy.com/fileadmin/user_upload/OMICRON/Datasheets/CMC_256plus_en.pdf
- [5] Texas Instruments. *CD4040BE: 14-stage binary ripple counter datasheet*. Texas Instruments. Dostupno na: <https://www.ti.com/lit/ds/symlink/cd4040be.pdf>
- [6] STMicroelectronics. *HCF4070BE: Quad exclusive-OR gate datasheet*. STMicroelectronics. Dostupno na: <https://www.st.com/resource/en/datasheet/hcf4070be.pdf>
- [7] Tektronix. *AFG3101C arbitrary/function generator datasheet*. Tektronix. Dostupno na: <https://www.tek.com/datasheet/afg3101c-arbitraryfunction-generator>
- [8] Microchip Technology Inc. (2015). *PIC32MZ2048EFH144 datasheet: 32-bit microcontroller with MIPS core*. Microchip Technology Inc. Dostupno na <https://www.microchip.com/wwwproducts/en/PIC32MZ2048EFH144>

ABSTRACT

This paper presents the implementation of a 90-degree digital phase calibrator based on a binary counter. The motivation for the research stems from the need to test a previously developed phase shift measurement system, which operates by measuring the time intervals of shifts between two signals, using the timer module of a microcontroller. In such a system, several issues have been identified that cause systematic errors in the phase shift measurement process. Therefore, in addition to the measurement method, the developed system also implements a new method for reducing these systematic errors. The research presented in this paper aims to develop a system that provides output signals with a phase shift of precisely 90 degrees, enabling the testing and calibration of the phase angle measurement system and the proposed method for reducing systematic errors.

Ninty degree digital phase calibrator

Sanja Mandić, Dragan Pejić, Đorđe Novaković, Nemanja Gazivoda